摘要：针对基于嵌入式现场可编程门阵列(FPGA)平台的卷积神经网络加速器由于资源有限导致处理速度受限的问题,提出一种高性能卷积神经网络加速器.首先根据卷积神经网络和嵌入式FPGA平台的特点,设计软硬件协同操作架构;然后在存储资源和计算资源的限制下,分别提出二维直接内存存取分块和权衡数字信号处理单元与查找表使用的优化策略;最后针对人脸检测的应用,对SSD网络模型进行优化,采用软硬件流水结构,提高人脸检测系统的整体性能.在XilinxZC706开发板上实现此加速器,实验结果表明,该加速器可达到167.5 GOPS的平均性能和81.2帧/s的人脸检测速率,其平均性能和人脸检测速率是嵌入式GPU平台TX2的1.58倍.

摘要：以基于PCI9054的CCD数据采集系统为例,介绍了WDM驱动程序的基本结构,分析了利用DDK开发的WDM驱动程序的主要例程,完成了PCI设备的中断响应和DMA传输功能。

摘要：4πβ-γ符合计数系统是为4πβ(LS)-γ放射性活度国家基准设计的一套高性能电子学系统,与传统模拟符合相比,具有信号实时处理及存储等特点,可完成离线符合计算。论文介绍了符合计数系统的架构、工作流程以及数据传输格式和数据量,阐述了软件开发的流程和处理大数据量的方法,DMA的具体操作和后期离线数据处理程序。软件运行于基于PXI机箱的XP系统,可以达到30 Mbps的稳定写入速度,并提供了一个友好的人机界面。数据离线处理软件可以合并采集数据,根据不同需求产生有用的数据格式,方便后期统计计算。

摘要：设计了一种基于可编程片上系统的新型驱动器。根据非共振压电直线电机的驱动要求,设计了四路相位差分别为90°的正弦信号发生器。采用嵌入式芯片作为主处理器,结合直接内存存取数据传输技术,增大了输出信号的频率范围,提高了嵌入式系统的效率。设计了运算缓冲和线性功率放大电路,并对该电路进行了幅频特性分析。将设计的驱动器应用于非共振压电直线电机,电机驱动足交替运行,驱动信号稳定。

摘要：为解决当前可信计算平台数据交换速率慢的缺点,提出基于高速串行计算机扩展总线标准即PCIe(peripheral component interconnect express,PCI Express)总线协议,使用Altera公司的CycloneIIII系列的现场可编程门阵列(field programmable gate array,FPGA)实现主机与TCM密码设备之间的高速数据传输硬件平台。基于双缓冲区高速乒乓切换和单缓冲区高速流水读写的硬件优化机制以及驱动层的直接内存存取(direct memory access,DMA)+中断机制和共享内存的软件优化机制,设计并实现一套完整的高性能可信计算平台,有效提高了可信计算平台的通信性能。

摘要：针对双目视频传输数据量大、实时性及同步性要求严的问题,给出了一种以SOPC为核心的双目同步视频采集及显示系统设计实例。采用软硬件协同设计的方法,将视频采集控制器、视频输出控制器及DMA控制器集组成数据传输快速通道集成在SOPC中,并结合OpenCV开发上位机应用软件。结果证明,该设计方法在保证双目视频数据同步性和实时性的同时,极大的提升了系统集成度,并降低了设计复杂度,具有较高的实用价值。

摘要：为了提高基于PCI互连多处理器之间大量数据的有效传输,提出了一种针对PCI设备数据传输的驱动程序设计方法。首先描述了嵌入式处理平台由通用处理器PowerPC与数字信号处理器(DSP)组成,DSP处理器需要将处理的图像及视频等数据发送给PowerPC处理器,PowerPC负责事务性管理及远程网络传输,然后讨论了Linux操作系统下PCI数据传输驱动程序设计的关键技术,如DMA传输技术、零拷贝技术等。通过在PowerPC和DSP双处理器平台上进行编程测试,实验结果表明,采用该关键技术设计的PCI驱动程序明显提高了PowerPC与DSP之间的数据传输能力。

摘要：针对便携式图像系统中视频信号采集与数字处理的需求,设计了以TMS320VC5410(DSP)为核心的通用采样处理系统。利用VC5410的6通道DMA(直接内存存取)控制端口,实现了信号的高速并行采样,其采样率最高可达20MBps。介绍了并行采样系统硬件组成、DMA控制端口逻辑关系以及高速并行采样的编程实现。

摘要：为提高现有密码模块中数据加解密算法的多样性和安全性,设计并实现一种基于双现场可编程门阵列(FPGA)与数字信号处理器(DSP)架构的数据处理模块。2片FPGA分别与DSP通过外部存储器接口(EMIF)总线进行互联。FPGA 1#利用PCIe,EMIF总线实现其与上位机和DSP的通信,并结合分散-收集型直接内存存取模块最大化PCIe链路带宽。FPGA 2#使用AURORA协议与FPGA 1#进行串行通信,实现多个加解密算法的并行工作,同时支持算法的全局和局部重构。DSP负责数据加解密算法的参数配置、密钥生成与安全管理。在中标麒麟操作系统下的板级功能与性能验证结果表明,该模块与主机的通信速率可达11.36 Gb/s,同时具有密码安全性高和算法可重构的特点,适用于高速数据协同处理领域。

摘要：采用直接内存存取(direct memory access,DMA)和双口随机存取存储器(dual-port random access memory,dual-port RAM)相结合的方式设计了基于嵌入式的多路肌电信号采集系统。该系统由现场可编程门阵列(field-programmable gate array,FPGA)控制模数转换器(ADC)器件的采样时序;ARM作为主控器件采用DMA方式的数据采集机制,实现了上下位机的高速通信。本研究给出了数据采集接口设计方案,以及Linux操作系统下的DMA驱动程序和控制指令。实验表明该系统在采集肌电信息的同时对肌电信息进行算法处理并实时传输,明显提升了多路肌电信号采集系统的性能。