摘要：数字示波器是一种典型的数字波形显示与参数测量系统,为降低成本和技术难度,提高系统操控性能,利用STM32微处理器为控制核心,结合外部信号处理单元,进行了数字示波器系统的设计。提出了A/D采样的定时器控制法,利用微处理器定时器的PWM输出模式作为系统A/D采样的触发源,并利用DMA技术进行采样数据输送,形成了以定时器控制A/D采样、DMA数据输送、波形重建所构成的串级系统,最后在TFT屏上显示信号信息。与现有数字示波器相比,该数字示波器系统具有性价比高、可操控性好、低功耗、便携方便等优点。

摘要：针对捷联式惯导系统中浮点矩阵乘积计算量大、串行处理方法耗时多制约捷联式惯导系统实时性提升的问题,提出一种基于FPGA/SOPC的浮点矩阵乘积并行处理方法。该处理方法的核心——高性能矩阵乘积单元是在脉动阵列结构基础上通过循环分块、数据空间分割及迭代空间合并优化后的高并行度处理单元,并利用直接内存存取大批量数据传输的速度优势,运算速度得到进一步提升。实验结果表明,据此设计的浮点矩阵乘积加速器不但能够准确地完成运算,而且运算速率有明显提升,较其他串、并行计算方法消耗的周期数分别减少71.3%,78%以上,能够有效地提高导航系统的实时性。

摘要：设计了在Blackfin536 DSP、视频解码TVP5150和uclinux嵌入式平台下,基于Video4Linux的摄像头驱动。并详细介绍了Video4Linux技术、Blackfin536中的PPI和DMA配置、抓帧流程,以及图像的格式转换。

摘要：介绍一种基于DSP的音频信号处理系统。该系统采用TI公司的低功耗数字信号处理器TMS320VC5509A作为主处理器,采用能与之无缝连接的TLV320AIC23作为音频CODEC芯片。在此基础上完成系统硬件平台的搭建和软件设计,可以作为对音频信号处理的通用平台。本文详细介绍DSP与CODEC芯片的接口设计方法,提出一种利用DMA中断的方式进行数据传送的方法,大大提高了处理速度。

摘要：以S3C2410和现场可编程门阵列（FPGA）为核心结合直接内存存取（DMA）技术设计了高速数据采集系统,重点研究了嵌入式Linux操作系统下DMA设备驱动程序的设计方法。

摘要：介绍了一种采用CMOS图像传感器来实现智能机器视觉识别的方法,通过LM9638采集图像数据,经过复杂可编程逻辑器件(CPLD)(XC95144-TQ144)进行总线传输和转换,然后ARM以直接内存存取(DMA)的传输方式将图像数据保存到存储器中。同时ARM将采集到的图片数据进行预处理,通过模板对比算法,将采集到的数据与事先存储的数据进行分析和比较,完成机器智能视觉识别。通过CPLD对采集时序进行了分析,并进行了测试仿真,经验证后速度和效果均达到设计要求。

摘要：为了实现控制器与I/O模块之间的数据实时、可靠传输,设计并实现了一种基于现场可编程门阵列(FPGA)的控制系统高速冗余输入/输出(I/O)总线。其物理层采用多点低压差分信号标准。因此,该总线具有高实时性、高吞吐率和易扩展等特点。控制器通过A/B总线交替实现与I/O模块的通信,实时监测链路状态并采集I/O模块数据。利用非实时时隙,可以实现I/O模块对时、内存监视等非实时报文的控制。控制器ARM芯片运行QNX实时操作系统,通过直接内存存取(DMA)把需要与I/O通信的报文传输给FPGA。FPGA接收到报文后进行解析,并在报文末尾自动填入循环冗余校验(CRC)码和帧尾标志。FPGA接收到I/O模块反馈的数据后进行循环冗余校验:校验通过则填入对应模块接收缓冲区;校验错误则在相应I/O模块的寄存器填入循环冗余校验错误标志,以减轻ARM芯片的负载。该基于FPGA的高速冗余I/O通信总线,在实际应用中取得了很好的使用效果。

摘要：使用直接内存存取(DMA)方式接收报文时,必须先向DMA控制器指定需要接收的字节。当DMA控制器接收到指定字节后,产生DMA传输中断。但是在实际应用时,串口接收报文的字节往往是不固定的。针对DMA必须接收固定长度的数据才产生传输中断的不足,设计了外部中断与定时器相结合的方法来解决这一问题。该方法兼顾了DMA传输不需要CPU干预的优点,又弥补了其不能传输不定长数据的缺陷。外部中断由一个与串口RXD引脚相连接的外部引脚产生。该中断产生的EVENT事件与定时器的输入事件相关联。设置定时器为Retrigger模式,接收到EVENT事件后清零定时器的累计时间;而当定时器一定时间内接收不到EVENT事件后就会超时产生中断,在超时中断服务程序中进行报文处理。由于使用了定时器超时中断进行报文处理,实现了不定长报文的接收和处理,满足了串口通常传输不定长报文的需求。

摘要：NandFlash以其优越的特性和更高的性价比,在现代数码产品中得到了广泛的应用。在片上系统芯片中集成NandFlash控制器成为一种趋势。提出了在一款基于ARM7TDMICPUCORE的片上系统(SOC)芯片中的NandFlash控制器实现方案。通过直接内存存取(DMA)的数据传输方式,使得NandFlash的数据传输速率得到了一定提高,满足了实际应用的设计要求。该设计方法已通过了RTL级验证、FGPA验证,并在实际芯片的演示样机上得到了具体实现。

摘要：文章主要介绍了Altera公司的PCI接口IP核的关键要点,阐述视频采集卡的核心技术。由于SDI信号的高速性和实时性,需要传输模块有较高的数据处理能力和较高的控制效率才能保证数据的完整性。该设计采用Altera公司的EP2C20Q240C8芯片和PCIIP核,利用片内双口RAM作为数据缓冲器,通过DMA控制器实现DMA传输控制功能,同时利用SOPC Builder开发平台简单有效地实现了FPGA核心部分的设计,实现上位机对SDI视频信号的接收。