摘要：幅度量化是DDS的主要杂散来源之一。本文结合DDS在军用无线通信系统中的应用,对两种条件下的幅度量化杂散信号进行了严格的时域描述和频谱对比,分析了各种DDS参数对杂散特性的影响,然后着重对无相位截断情况下的幅度量化杂散信号进行了DFT分析和波形分析,推导出几个关于其频域特征和功率水平的重要结论,并通过实际DDS芯片的杂散测量结果和计算机仿真对结论进行了验证。这些结论可用于DDS工程应用中的杂散评估和参数选择,同时也可为DDS的低杂散设计提供理论依据。

摘要：直接数字线性调频(linear frequency modulation,LFM)源中相位截断会引入线性度误差,影响线性调频信号在雷达系统中的性能。首次运用离散数学理论分析了相位截断所引起的线性度误差,得到了相位截断不引入线性度误差的充要条件,推导了一般情况下线性度和调频斜率误差的数学表达式。采用蒙特卡罗方法得到了调频斜率误差在4种可能取值上的分布规律及其数字特征。通过仿真实例,定量评估了相位截断对线性度的影响,根据所得结论为实际应用提供了设计建议。仿真结果验证了理论推导的正确性。

摘要：对理想多DDS伪插值信号的原理与频谱分布进行分析，建立了相位截断情况下的多DDS伪插值系统模型，在此模型基础上对相位截断杂散频谱进行分析与计算，给出相位截断频谱杂散的分布规律和幅度大小，得出关于杂散谱线数量、分布规律及频率控制字选择依据的一些结论，并利用计算机仿真与硬件实验对不同参数时的相位截断频谱杂散进行验证。这些分析可用于伪插值DDS信号源或时钟发生器设计中的杂散评估与方案选择及指标分配提供理论依据。

摘要：通过修改传统的直接数字合成(DDS)设计方法,提出了一种无相位截断误差的DDS设计方案.该方案降低了系统正弦采样存储表的需求空间,减轻了存储量对提高信号精度的限制,消除了传统设计中相位截断给最终输出信号频谱的影响,提高了DDS的性能.该方案可以应用于载波合成,频偏调制等通信信号处理领域,可采用FPGA,DSP,MCU等各种硬件平台予以实现.

摘要：介绍了直接数字式频率合成器的原理以及相位截断的概念,并给出了相位截断误差的表达式,最后给出了直接数字式频率合成器无相位截断误差的设计方法,并给出了实验结果。

摘要：分析了直接数字频率合成技术(Direct Digital Synthesizer,DDS)的工作原理及其频谱特点,在此基础上介绍一种可降低相位截断误差引起的杂散的DDS新结构,并给出MATLAB对设计方法进行仿真的结果。

摘要：DDS频率合成器中由于一般只取相位累加器的高A位,用来寻址,从而产生了相位截断误差,导致输出谱杂散。利用仿真工具Systemview对相位截断误差频谱特性进行了仿真分析,对DDS频率合成器设计中频率控制字及低通滤波器的选择具有一定的指导意义。

摘要：为了减少DDS相位截断误差引起的杂散,文章介绍了一种通过加入满足一定统计特性的扰动信号来打破误差信号序列周期性的方法。在Simulink环境下,建立了DDS的动态仿真模型,分析加入了D触发器?m序列发生器和GOLD序列发生器对相位截断杂散的抑制程度,并在实验的基础上系统地分析了仿真结果,为研究和设计直接数字频率合成系统提供了理论和实验基础。

摘要：研究基于DDS(直接数字频率合成)的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双DDS的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A非线性引起的杂散分量产生的原因。推导出DDS相位噪声模型,针对信号的频谱成份设计了高阶低通滤波器对输出信号滤波。结合NiosII,设计硬件电路对输出信号进行幅频校正,保证了信号幅值的稳定输出及实际显示数值的一致性。测试表明,信号波形发生器能输出稳定、高带宽、高速度、高精度、低衰减的任意波形,三角波的输出频率大于1MHz,输出信号幅度峰峰值在50mV～20V范围内以10mV的步进调节。

摘要：为了研究宽带低杂散的L波段捷变频频率源，采用DDS技术从数学方法上对DDS输出信号模型表达式进行展开和近似，在精度允许范围内将DDS输出信号近似为小信号锯齿波调制正弦波的结果，深入分析了锯齿波的频谱和频率控制字之间的关系．根据信号调制理论分析了DDS输出信号杂散分布及杂散频率和频率控制字之间的关系，DDS杂散谱线数量也与频率控制字相关，得出了相应的规律．结合实际工程和DDS杂散分布规律，设计了L波段（1．225～1．425GHz）的捷变频频率源，在频率误差允许范围内选择合适的DDS输出频率范围和频率控制字，提高了系统宽带杂散抑制，DDS输出信号经滤波器之后杂散电平优于-83dBc，经8倍频和滤波后杂散电平优于-70dBc．