摘要：通过修改传统的直接数字频率合成(DDS)设计方法,提出了一种基于查找表的无相位截断误差的DDS设计方案并用FPGA平台予以实现。该方案不做相位截断,并利用幅度量化的数学特性建立查找表,在查找表深度可容忍的前提下大幅降低了杂散噪声,减轻了存储量对提高信号精度的限制,消除了传统设计中相位截断给最终输出信号频谱的影响,提高了DDS的性能。

摘要：提出了一种基于改进型径向基函数(Radial basis function,RBF)神经网络的高性能直接数字频率合成器,相比于传统的直接数字频率合成器避免了相位截断误差并降低了资源消耗。为了进一步提高RBF神经网络的训练效率及稳定性,提出一种改进型的RBF神经网络训练算法。该算法在粗调阶段,利用K-means++算法快速确定初始激活函数中心,使激活函数中心分布更加合理;在细调阶段则采用L-BFGS-B算法,对粗调阶段得到的最佳中心进行精细调整,进一步降低输出误差。通用FPGA平台的实验结果表明,基于改进型RBF神经网络的直接数字频率合成器当输出时钟频率为1.53 MHz时,无杂散动态范围为85.26 dB,相位噪声为-90.50 dBc/Hz@100 kHz,且无需占用额外ROM资源。

摘要：在可编程门阵列(FPGA)架构的直接数字频率合成器(DDS)频谱改善过程中,为了解决FPGA内部资源消耗过多的问题,将抖动注入技术应用到DDS设计中。仿真结果表明:此法能有效地抑制基于FPGA架构的DDS设计中输出频谱的杂散。

摘要：直接数字式频率合成器 ( DDS)是一种全数字器件 ,它不可避免地会引入杂散信号。杂散多且较难预知一直是限制 DDS应用的主要因素。文章对 DDS的杂散进行了分析 ,并采用 VerilogHDL,设计了一种减少杂散的 DDS改进结构。 Matlab分析结果表明 ,所设计的 DDS杂散波明显减少 ,信噪比提高了 36d B。

摘要：直接数字式频率合成信号技术广泛应用于任意波形发生器中 ,笔者在分析了直接数字式频率合成信号杂散的主要来源的基础上 ,设计了分别针对合成的正弦信号、任意信号的两种滤波器 ,并给出了仿真和实际设计结果。

摘要：对于需要模拟多元二进制偏置载波和交替二元偏置载波等新体制信号的多系统导航信号模拟源,传统的二进制移相键控或四相相移键控二值电平信号生成方法难以适应其复杂的信号结构。在对目前公开的主要新体制信号的信号结构进行分析后,提出了一种可配置的新体制导航信号生成方法。并以生成基带信号的幅度控制精度、时延模拟精度和存储资源消耗为约束条件,进一步对其中可配置基带数据查找表的幅度量化字长选取方法,以及相位截断误差进行了分析。最后通过仿真分析,验证了所设计信号生成方法的正确性。