摘要：在半导体集成电路制造工艺中 ,超纯氢气是必不可少的重要工艺气体。特别是在硅外延工艺中 ,氢气对工艺质量起着决定性作用。因此 ,对氢气的指标要求比较苛刻 ,其纯度应大于99.9999% ,而且必须是大流量连续供应。文章主要从流体学和传热学两方面 ,系统地介绍了利用超低温吸附方法提纯大流量超纯氢气设备的关键设计技术。

摘要：硅外延使用包封SiC的石墨基座,基座的尺寸及基座上承载槽的形貌和硅外延片的滑移位错直接相关。为使高温下Si片内产生的应力不超过滑移位错产生的临界应力,必须使Si片处于均匀的温区。实际使用表明,基座边缘热辐射及热量被气流带走使基座两个边缘温度急剧下降,必须对边缘温区进行补偿及装片时避开基座边缘一定距离;高温时Si片通过基座获得热量并发生形变,基座上承载槽的形貌设计必须兼顾厚度匀匀性及Si片高温时形变的方向。研究表明,金属沾污尤其是重金属催化作用及过腐蚀是影响基座寿命的关键因素。

摘要：重掺衬底掺杂剂在硅外延过程中通过气相和固相扩散进入反应系统,不仅对当前反应产生自掺杂效应,而且还会对后续外延产生影响,即系统自掺杂效应。通过实验设计量化了不同衬底掺杂剂、不同衬底电阻率、不同外延厚度的系统自掺杂效应影响大小;确认了衬底系统自掺杂重的产品会对后续衬底系统自掺杂轻的产品外延电阻率有显著影响。给出了各种情况下去除外延系统自掺杂效应的最佳方案。

摘要：轻掺硅外延层/重掺衬底结构作为现代电力电子器件的关键基础材料,其厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低1个数量级,可以有足够的反应时间爬升到稳定轻掺态。但在特定的应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性始终不能达到预期目标。基于外延掺杂机理,通过设计低温外延生长、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了硅外延层厚度不均匀性<1.5%,电阻率不均匀性<2%的研制目标。

摘要：轻掺硅外延层/重掺衬底的过渡层结构、厚度均匀性、电阻率均匀性等关键参数与所制器件的性能密切相关。通常基于重掺衬底的轻掺硅外延层,电阻率比厚度数值至少会低一个数量级,可以有足够的反应时间攀升到稳定轻掺态。但在光电探测应用领域,所需外延层电阻率高于厚度数值2倍以上,并且要求电阻率、厚度参数控制精确,均匀性好、过渡层窄,晶格完整性好。传统外延工艺中电阻率受自掺杂影响,爬升速率缓慢,均匀性及过渡层形貌始终不能达到预期目标。基于外延掺杂机理,通过设计本征层预覆盖、基座包硅等多种手段,可有效抑制系统自掺杂干扰,实现了光电探测级高均匀性外延层的研制能力。

摘要：通过理论计算,对VDMOS器件的外延层厚度和掺杂浓度进行了优化设计,探讨用于VDMOS的外延工艺,讨论了外延层厚度和过渡区的测试方法,提出了有效外延层厚度是影响击穿电压的最关键参数,应用此参数监控外延工艺,提高了片内及批次间的击穿电压一致性。特别通过对600 V的VDMOS外延参数及其器件结果分析得出,用此参数来调整中间和边缘厚度及不同外延设备之间的参数,使同种参数下有效外延层厚度保持相当,则可以大大减少离散性和设备间变差。

摘要：阐述利用150mm直径的重掺杂硅抛光片,外延生长N/N+结构的厚层高阻外延层,通过流场结构以及热场结构的设计与实施,并与外延层厚度、电阻率均匀性的交互作用规律相结合,通过傅立叶变换红外线光谱分析仪(FT-IR)、电容-电压测试仪(C-V)等测试设备对外延厚度和电阻率参数进行了分析,得到了一种不均匀性<2%的外延层。结果显示,随着两边的气流的增大,外延层的参考平边厚度也随之增大,而平均厚度则降低了。随着径向温度偏差的降低,外延层的电阻率与厚度不均匀性有显著的提高。采用这种趋势特点,通过对气流场和热场结构的制备,得到了外延层的电阻率和厚度不均匀性的显著改善。