摘要：垂直硅通孔(TSV)作为三维集成微系统的核心技术之一,可以通过多个平面层器件的垂直堆叠有效降低互联延迟,提高集成密度,减少芯片功耗。利用^(60)Co γ射线实验装置,以自主设计的基于TSV的三维互联结构作为实验对象,进行了总剂量效应敏感性分析。实验发现,随着累积辐照剂量的增加,TSV信号通道的插入损耗(S_(21))减小,回波损耗(S_(11))增大,信号传输效率不断降低。结果表明,总剂量效应诱发TSV内部寄生MOS结构产生氧化层陷阱电荷和界面态陷阱电荷导致了寄生MOS电容C-V曲线出现“负漂”现象,由此引起的信号通道特征阻抗不连续是TSV出现信号完整性问题的内在机制。基于RLGC等效电路模型,利用Keysight ADS仿真软件验证了TSV内部寄生MOS电容总剂量效应的辐射响应规律。

摘要：在TSV三维集成领域,由于TSV内部缺陷的微小化和检测的不可接触性,寻找一个无损、灵敏且高效的内部缺陷检测方法尤为重要。针对这一挑战,提出了一种基于温度传感阵列的TSV内部缺陷检测方法。内部缺陷对TSV三维封装芯片的外部温度分布产生了影响,这些温度分布呈现出有规律的变化,每一种缺陷类型都会导致外部温度分布产生不同的偏差。利用温度传感阵列测量这些分布变化对缺陷进行有效的识别与分类。根据工作状态下的芯片产生的热信号以揭示其内部的缺陷信息,设计了基于温度传感阵列的检测系统。通过理论分析与仿真模拟,构建了模拟芯片工作状态下的温度分布和热变化的模型。实验中,以芯片样品的样本制备和测试平台搭建为基础,同时利用分类识别模型成功实现了对内部缺陷的有效分类,准确率高达99.17%。这种检测方法为高密度和微型化芯片的可靠性分析和故障诊断提供了一个经济高效的新途径。

摘要：三维集成系统利用垂直堆叠技术,实现高性能与低功耗,其中硅通孔(TSV)技术是三维互连成功实施的关键。TSV技术缩短互连距离,提升信号传输效率和电磁兼容性,但同时引发电热耦合问题,威胁三维集成电路性能的进一步提升。综述了基于TSV的三维集成电路中电热耦合现象的仿真设计进展,详细介绍了电气和热仿真设计方法,并探究了电热耦合问题的潜在影响及缓解策略。为理解和应对三维集成系统中的电热耦合挑战提供了系统的分析,并对未来研究方向提供了指导。

摘要：集成电路制程发展放缓,具有高密度、高集成度以及高速互连优势的先进封装技术成为提升芯片性能的关键。硅转接板可实现三维方向的最短互连以及芯片间的高速互连,是高算力和人工智能应用的主流封装技术。从硅转接板设计、制造以及2.5D/3D集成等方面,系统阐述了硅转接板技术的发展现状和技术难点,并对相关关键工艺技术进行详细介绍。

摘要：对硅通孔(Through Silicon Via,TSV)进行绑定后测试可以有效地提升三维集成电路的性能和良率。现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长。对此,提出了一种基于分压电路的TSV绑定后测试方法。该方法设计了一种分压电路,进行泄漏故障测试时可以形成一条无分支的电流路径,有效提高了对泄漏故障的测试能力。此外,该方法测试开路故障和泄漏故障时的电流路径不会相互干扰,可以同时测试相邻TSV的开路故障和泄漏故障。实验结果表明,该方法可以测试10 kΩ以下的弱泄漏故障,并且在工艺偏差下依然能够保持较高的测试能力。相比同类测试方法,该方法所需面积开销更小,所需总测试时间更少。

摘要：基于硅基微电子机械系统(MEMS)三维异构集成工艺,设计了一款适用于相控阵天线系统的三维堆叠4通道T/R模组。模组由3层功能芯片堆叠而成,3层功能芯片之间采用贯穿硅通孔(TSV)和球栅阵列实现电气互连;模组集成了6位数控移相、6位数控衰减、串转并、负压偏置和电源调制等功能,最终尺寸为12 mm×12 mm×3.8 mm。测试结果表明,在X波段内,模组的饱和发射输出功率为30 dBm,单通道发射增益可达27 dB,接收通道增益为23 dB,噪声系数小于1.65 dB。该模组性能优异,集成度高,适合批量生产。

摘要：为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.

摘要：三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达到自动屏蔽泄漏故障的目的;设计了对称的短暂放电结构,在TSV发生电阻开路故障时实现对输出信号的自动修复.理论分析和实验结果表明,文中方案可在无测试时间和电路端口开销且不中断电路正常工作的前提下,对TSV的泄漏和电阻开路2种故障进行在线容错,有效地提高三维集成电路的良率和可靠性.

摘要：针对三维集成微系统中高密度集成导致的热效应和复杂的多物理场耦合问题,提出了一种基于神经网络辅助人工蜂群的硅通孔电热瞬态优化方法,用于高效准确地分析三维微系统中硅通孔阵列的瞬态电热问题.利用有限元分析软件进行了电热耦合协同仿真,分析了设计参数(硅通孔半径、氧化物厚度、硅通孔间距)对硅通孔阵列中铜柱温度、微凸点温度等性能的影响.利用神经网络建立了设计参数与性能参数之间的映射关系.提出了一种具有性能约束的协同优化策略,并采用蜂群优化算法对设计参数进行优化.根据优化后的设计参数,有限元模拟结果与预测性能基本一致,结构的最高温度误差为2.6%.结论不仅证明了优化策略的可行性,且与传统有限元方法相比,该优化设计方法极大地缩短了仿真时间,简化了多场耦合中复杂数学分析.

摘要：在3DSiP（三维系统级封装）的TSV（硅通孔）的工艺制造过程中，热应力会引发TSV周围的载流子迁移率的改变，进而改变3D系统级封装芯片的性能．针对这一问题，提出了一种TSV热应力释放槽结构，以期解决微机电系统（MEMS）应用的大尺寸TSV的热应力问题．在释放槽内外，硅衬底表面的应力得到有效隔离，表面应力大大降低．在结合可行工艺参数的基础上。通过数值模拟对比了3D与2D模型的区别、不同TSV材料的区别，计算应力释放槽的深度、位置、宽度等因素对硅衬底表面应力释放的效果，给出了TSV应力释放槽的布局建议．研究结果表明含有释放槽的TSV，释放槽外热应力可以减小至无释放槽情况下的40％-60％，保留区域的面积也相应降低．