摘要：光电跟踪仪作为舰船火力控制系统重要的观测装备,对计算实时性有很高的要求,当下绝大多数舰船光电跟踪仪处理器所采用的CPU(Central Processing Unit)或DSP(Digital Signal Processing)架构,无法实时计算深度学习等复杂的人工智能算法,这将严重制约光电跟踪仪在智能化武器系统中的应用。文中基于Xilinx ZCU102开发平台,采用软硬件协同设计方法,通过仿真验证手段,设计基于ARM+FPGA的光电跟踪仪处理器架构。仿真实验结果表明,该架构对基于深度学习算法的单帧图像检测时间大部分在2000us之内,硬件加速效果良好,可以满足实时性需求。

摘要：提出一种可适用于任何光源类型和移动光源情况的Phong绘制技术 这种方法转换光照计算从视点空间到三角形面片的局部空间 ,并充分利用了先进图形芯片的硬件加速功能 ,实现了高质量实时的Phong绘制效果 与以往的方法相比 。

摘要：利用树形结构和纹理映射技术,在普通微机上实现对大数据量体数据的实时交互.依靠八叉树结构和显卡的硬件加速功能,将体数据划分为不同精度的数据块,打破了大数据显示时显存与内存间容量和带宽的限制,通过交互策略动态遍历该树,实现对大数据量体数据多精度的绘制.实验结果表明,文中方法在普通微机上可以大于10帧/s的速度交互操纵GB级以上的体数据.该方法可有效地降低体绘制对于硬件的需求,使得在较低配置下对其交互成为可能.

摘要：提出一个完全基于图形硬件实现的反走样体Splatting算法的全新框架利用可编程图形硬件中的顶点渲染器和像素渲染器实现距离相关的低通滤波核,获得透视投影下的Splatting体绘制算法的反走样利用规则体数据的空间分布规律和可编程图形流水线,提出一种增量式的压缩比为700 的顶点数据压缩算法,将体素几何完全置于显存实验结果表明,文中算法在512×512的图像分辨率下。

摘要：针对卷积神经网络(CNN)计算量大、计算时间长的问题,该文提出一种基于现场可编程逻辑门阵列(FPGA)的卷积神经网络硬件加速器。首先通过深入分析卷积层的前向运算原理和探索卷积层运算的并行性,设计了一种输入通道并行、输出通道并行以及卷积窗口深度流水的硬件架构。然后在上述架构中设计了全并行乘法-加法树模块来加速卷积运算和高效的窗口缓存模块来实现卷积窗口的流水线操作。最后实验结果表明,该文提出的加速器能效比达到32.73 GOPS/W,比现有的解决方案高了34%,同时性能达到了317.86 GOPS。

摘要：设计了一种基于FPGA的目标检测算法的硬件加速器,采用循环分块和循环展开的方式来优化卷积池化循环,可以以任意并行度进行卷积和池化计算。使用一种基于AXI总线的数据重排序方式,在不带来额外硬件资源开销的情况下,对特征图进行重排序,可以降低数据传输时间。将该硬件加速器部署至Xilinx ZCU 102开发板进行验证,结果表明SSD算法前向推理性能为534.72 GOPS,推理时间为113.81 ms。

摘要：神经渲染是一种基于深度学习的新兴图像和视频生成方法,它将深度学习模型和计算机图形学的物理模型相结合,从而获得可控和逼真的场景表示和渲染,实现对诸如光照、相机参数、姿态等场景属性的控制.一方面,神经渲染既可以充分利用深度学习的优势,实现传统前向渲染流程的加速,也可以为影像的逆向渲染和3维场景重建等特定任务提供新的解决方案;另一方面设计适应神经渲染流水线的创新硬件结构,突破现有图形处理器的并行计算和功耗瓶颈,有望为虚拟现实和增强现实、影视创作和数字娱乐、人工智能和元宇宙等未来重点领域提供重要支撑.综述了神经渲染的技术内涵、主要挑战和研究进展,在此基础上分析了神经渲染流水线对硬件加速支持的共性需求和当前主流神经渲染硬件加速结构的特点,进而讨论了神经渲染处理器架构的设计挑战,最后展望了其未来的发展趋势.

摘要：针对神经网络目标检测系统在硬件资源受限与功耗敏感的边缘计算设备中应用的问题,提出了一种基于现场可编程门阵列(FPGA)实现的YOLOv3-Tiny神经网络目标检测硬件加速系统.利用网络结构重组、层间融合与动态数值量化,缩减YOLOv3-Tiny网络规模.基于通道并行与权值驻留硬件加速算法、紧密流水线处理流程与硬件运算单元复用,提升硬件资源利用效率.所设计的端到端目标检测加速系统被部署在UltraScale+XCZU9EG FPGA上,达到了96.6 GOPS的吞吐量与17.3 FPS的检测帧率,功耗为4.12 W,并具有0.32 GOPS/DSP与2.68 GOPS/kLUT的硬件资源利用效率.在保持高效准确目标检测能力的同时,硬件资源利用效率优于其他已有的YOLOv3-Tiny目标检测硬件加速器.

摘要：在数字信号处理领域,Hermite矩阵的特征值分解有着非常广泛的应用.为了解决其硬件实现问题,提出了一种基于复数域Jacobi算法的硬件加速架构,该设计方案可适用于不同大小的Hermite矩阵.为了在计算精度、计算速度和资源占用之间取得平衡,在Matlab平台上对定点运算的小数位量化位宽进行了仿真,以8×8大小的Hermite矩阵为例,确定了15位的小数位量化为最佳.分别介绍了复数域Jacobi算法硬件加速中寻找最大非对角线元素、构造酉矩阵和更新特征值矩阵和特征向量矩阵的硬件电路结构.在Zynq-7000系列FPGA开发板上进行了实现,仅需要17 438LUTs和24 650Registers即可在34.42μs内完成对8×8大小的Hermite矩阵的特征值分解.

摘要：在计算需求层面对多种典型信号处理算法与深度学习算法进行了分析与模块化分解,提取了两类应用共有的且适合并行硬件加速的计算模块,提出了信号处理与深度学习的一致性计算模型,并基于一致性计算模型设计了控制与计算分离的层次化处理单元与阵列化计算结构。通过对不同应用计算过程的软件定义能够实现信号处理与深度学习的一致性硬件加速计算,基于Zynq计算平台从重构效率与计算性能两个方面对一致性计算模型与计算结构进行了验证,结果表明:基于一致性计算模型的软件定义可重构计算结构,具有较高的计算性能与重构效率。