摘要：为有效检测出芯片在设计和外包制造过程中是否被插入硬件木马电路,提出一种在芯片设计阶段插入二选一数据选择器(MUX)来提高电路节点转移概率的方法.即在电路中转移概率低于转移概率阈值的候选节点的主要输入端插入MUX来提高相关节点的转移概率,从而实现加速电路中硬件木马的检测.通过对扇出锥和电路逻辑拓扑结构的分析,选择对整个电路转移概率影响最大的节点作为候选节点,实现对MUX插入算法的优化,从而减少MUX的插入数量.同时增加关键路径延时限制,避免电路关键路径延迟超过预先设定的阈值.将预先设计的硬件木马电路的输入端插入在电路中转移概率较小的节点,并向电路输入端输入激励信号,分析计算在MUX插入前后电路转移概率变化以及硬件木马电路的激活概率.ISCAS'89基准电路的实验结果表明:在插入MUX之后,电路整体转移概率显著提高,电路中转移概率小于转移概率阈值的节点数明显降低;被插入在电路中的硬件木马被激活的概率显著提高;电路关键路径延时增加百分比控制在预先设定的比例因子之内.

摘要：针对硬件安全验证的效率受形式化验证模型构建方式影响的问题,提出了一种面向硬件木马检测的自动构造形式化验证模型的方法。该方法首先遍历寄存器传输级设计的控制流图,提取出赋值语句的路径条件及其对应赋值表达式,构成Kripke结构中状态转移的约束关系;然后将Verilog语法的约束关系转换成模型检测器的语法,从而生成形式化验证模型;最后利用模型检测器对所构造的模型进行验证,当模型违反设定的安全验证属性时,检测到其中的硬件木马。利用Trust-HUB硬件木马测试基准的实验结果表明,该方法生成的形式化验证模型,能够有效检测寄存器传输级硬件设计中的木马。

摘要：针对集成电路芯片在制造过程中可能被嵌入恶意硬件电路、形成硬件木马这一问题,提出一种新的硬件木马设计技术.利用扩频通信原理,对芯片中的密钥或秘密数据进行扩频调制,有意形成器件噪声级别以下的电磁泄漏旁路,然后通过相关性分析技术提取秘密信息.对示例性AES(advanced encryption standard)密码电路的攻击实验表明,该硬件木马利用15 800个电磁信号样本,成功获取了AES中的8bit密钥.

摘要：由于硬件木马对芯片的安全性构成了严重威胁,所以研究了分块制造防护芯片遭受硬件木马攻击时的效果.首先提出了分块制造下硬件木马的攻击模型;其次针对此攻击模型提出了两种可能的攻击方法,即改进的近似攻击和基于遗传算法的攻击.这两种方法分别利用了芯片后端设计过程泄露的不同物理信息.实验结果表明,两种攻击方法都能有效地对分块制造下的芯片进行硬件木马植入,其中基于遗传算法的攻击准确率可达到78.62%.同时表明分块制造本身在防护硬件木马攻击上的安全性是不够的,需要采取更多的措施提升分块制造的安全性.

摘要：通过对硬件木马的激活过程进行建模,分析了影响激活时间的主要因素,提出一种在集成电路设计阶段插入木马检测专用模块(MFTD)的方法,即在电路中翻转概率低的节点处插入特殊结构的门单元,使电路中所有节点翻转概率都大于特定值.基于ISCAS′89基准电路s386的仿真结果表明:通过合理设定电路中节点的翻转阈值,该方法能够在检测阶段有效增加电路的开关频率,缩短木马的激活时间,提高检测效率,同时使面积开销较小.

摘要：针对集成电路中的硬件木马问题,开展了基于侧信道分析的硬件木马电路功耗模型的设计和优化工作.在完成建模的基础上,分析了木马电路对模型参数的影响.针对木马检测中的工艺偏差噪声问题,提出了一种基于主成分分析的模型优化算法.该方法利用协方差矩阵完成数据的投影变换,从而减小工艺偏差噪声对测试的影响.经仿真验证表明建立的模型与实验得到的数据基本符合.通过对测试电路进行蒙特卡罗分析,完成了工艺偏差噪声的仿真,同时验证了模型优化算法的有效性.

摘要：针对集成电路设计和制造中存在的硬件木马问题,提出一种新的模型来提高木马检测能力。该模型基于有限状态机,比组合电路型木马难于触发和检测。同时,木马电路插入位置的选择也可以有效规避路径延时检测方法。实验选择ISCAS’89基准电路中的S349作为目标电路,对功能和延时信息进行仿真。实验结果表明,这种类型的木马难于激活,并且选择合适的插入位置可以有效隐藏延时信息。

摘要：通常存在于应用软件、操作系统中的信息安全问题正在向硬件蔓延。硬件木马是集成电路芯片从研发设计、生产制造到封装测试的整个生命周期内被植入的恶意电路,一经诱发,将带来各种非预期的行为,造成重大危害。当前,SoC芯片大量复用IP核,意味着将有更多环节招致攻击;日益增长的芯片规模又使得硬件木马的检测变得更难、成本更高。因此,硬件木马的相关技术研究成为硬件安全领域的热点。介绍了硬件木马的概念、结构、植入途径和分类,对硬件木马的设计、检测和防御技术进行了分析、总结和发展趋势预测,着重分析了检测技术。

摘要：集成电路代工模式以及设计中大量使用第三方知识产权(Intellectual Property,IP)核的现状,导致当前集成电路面临着"硬件木马"的安全新威胁.提出了一种针对门级网表电路进行硬件木马检测的方法.该方法给定电路输入端固定的取值概率,结合电路逻辑门功能和拓扑结构计算电路内部节点的翻转概率,并采用节点扇出对翻转概率进行加权,从而得到电路中的低加权翻转概率节点以实现硬件木马的检测.提出了对应的计算算法和检测流程,并在公开测试集进行验证,以Trust-Hub的AES、b19、RSA、RS232共计15种植入硬件木马的电路为检测对象,检测结果表明该方法的硬件木马检出率平均为92.58%,部分电路最高可达98.9%,最低为86.8%;误报率最低为2.8%,最高为13.2%.

摘要：由于集成电路的设计制造技术越来越复杂,使得芯片在设计及生产过程中充满潜在的威胁,即有可能被加入硬件木马。硬件木马有可能改变系统功能,泄漏重要信息,毁坏系统或造成拒绝服务等危害。文章系统的介绍了硬件木马的产生背景、概念及性质、国内外研究现状,对国内外研究现状进行了分析比较;介绍了硬件木马的常见分类方式,并结合实例加以说明;常用的检测方法分类,并结合案例,说明各种检测方法的优缺点;介绍了硬件木马的安全防范措施,结合案例说明各种防范措施的特点;最后总结全文,指出现有研究存在的问题,并展望了硬件木马的研究方向与重点。