摘要：基于FPGA利用CIC和HB滤波器实现DDC抽取器是一种高效方法,但传统设计很少考虑资源优化问题。介绍了一种基于折叠技术的资源复用设计方法,通过对运算硬件资源复用的合理控制,可以减少硬件资源开销或减小硅片面积。由折叠方程分别推导出CIC和HB的折叠实现框图,用Verilog描述了设计,经MATLAB与Modelsim联合仿真后,最终在Xilinx公司的xc4vfx20 FPGA上应用于系统。同步时钟设计,在满足低延迟等性能要求下,具有耗费资源少、功耗低、稳定性高等优点。

摘要：随着现场可编程门阵列(FPGA)的出现,基于软件无线电的数字中频技术目前被广泛地应用到3G基站中。结合多速率信号处理理论,采用分级实现的方法对码分多址扩频复用(WCDMA)基站中的数字中频接收系统进行优化设计,提出一种基于FPGA硬件的IP核实现方案。仿真结果表明,IP核简洁的图形化界面保证设计可靠性的同时优化了硬件资源的配置,极大地减少了计算量进而显著缩短了设计时间。

摘要：根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。

摘要：CIC(cascaded integrator comb)滤波器的结构简单,需要的存储量小,是被证明在高速抽取和插值系统中非常有效的单元。它主要用于采样速率的抽取,同时具有低通滤波的作用。CIC滤波器的主要特点是,仅仅利用加法器、减法器和寄存器,因此占用资源少、实现简单且速度高。介绍了CIC滤波器的基本组成原理,并在此基础上,提出了滤波器的各项参数的选择和设计CIC滤波器的基本方法,用Verilog HDL语言在FPGA和MATLAB上分别进行了仿真,并且验证了设计的可靠性和可行性。

摘要：在数字化接收系统中,数字下变频对接收系统的数字化和软件化起着关键性的作用。文章通过Matlab软件提供的Simulink工具箱对数字下变频系统中的关键技术进行了仿真,重点分析了CIC(级联积分梳状)滤波器、HB(半带)滤波器和FIR(有限冲激响应)滤波器的仿真。通过Simulink的建模仿真,验证了在数字下变频系统中抽取滤波器的性能,为设计提供了有效的数据验证。Simulink简单高速的建模方法,节约了大量用于产品设计验证的时间,同时也能够保证设计的正确性。

摘要：数字下变频技术是软件无线电的关键技术之一。实现抽取的关键问题是如何实现抽取前的数字滤波,特别是抽取时滤波器的设计与实现;对一个具体的信号,给出了一个可行的滤波器设计方案,并且在一个软件无线电模型基础之上,用Mtalab语言对抽取技术进行了仿真,恢复了原始信号,从而验证了抽取滤波器的可实现性。

摘要：在数字上变频中常用的CIC滤波器的基础上,提出了一种适用于DVB-S系统的可变插值率CIC滤波器的实现结构,首先实现一个内插因子为2的CIC滤波器单元,然后根据不同的内插因子要求,来重复地调用这些内插因子为2的基本滤波器模块,这种CIC滤波器的实现结构符合结构化的设计思想。通过Verilog HDL语言在FPGA上对其进行了仿真、综合给出了相应的仿真结果,并成功应用于DVB-S系统中。

摘要：数字下变频是射频拉远单元(RRU)中重要组成部分。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器、级联补偿滤波器、级联根升余弦滤波器的多级抽样频率算法。参考移动通信系统参数提出了一种基于Xilinx Spartan6系列FPGA XC6SL9-2CSG256数字下变频实现方案,实现了高速、高性能的数字下变频。完成了系统的软、硬件实现,并通过综合仿真与测试验证了系统的正确性。

摘要：为解决积分梳状(CIC)滤波器通带失真大和阻带衰减小对其应用的限制,在分析传统CIC滤波器幅频特性的基础上,给出一种用二阶ⅡR滤波器作为补偿滤波器级联CIC滤波器的改进方法。仿真结果表明,它与同级数规模的内插二阶多项式CIC滤波器、锐化CIC滤波器(SCIC)相比,通带和阻带的性能得到较大改善,实现复杂度较低。因此,它适用于对通带、阻带性能和实现复杂度要求较高的多采样率转换系统。

摘要：多抽样率数字信号处理因其能灵活地转换采样率,已经成为信号处理学科的重要内容。多采样系统需要通过滤波器来改善其性能。本文分析了一般滤波器的设计方法与理论,着重研究了积分梳状滤波器和半带滤波器这两种多抽样率滤波器。最后结合工程实践,给出了多抽样率数字信号处理在Galileo导航信号接收中的实例。