摘要：针对单光子计数器对高速飞行光子时间测量的高分辨率要求,传统的TDC在时间测量上存在误差较大的不足。本文设计了一种利用FPGA内部逻辑延迟单元Carry4级联构建延迟链的TDC。该方法首先使用子链平均的方式进行数据采样,避免数据“气泡”。其次,结合码密度测试和bin-by-bin校准将各级延迟单元宽度校准至接近均匀宽度,提高系统的测量精度。最后,通过Vivado软件仿真并烧录至ZYNQ7000进行板级测试,实验结果表明,该TDC能够在3 ns的动态时间范围内实现时间分辨率10.91 ps,差分非线性(DNL)范围为[-0.75,1.01]LSB,积分非线性(INL)范围为[-1.74,2.19]LSB。

摘要：提出一种新型积分非线性优化方法,即在电流源上分别并联两组控制信号与原电流源的控制信号相反的辅助伪差分共源共栅MOS管,其电流源产生一个与原共源共栅电流源相反的积分非线性偏差,极大减小数模转换器的积分非线性和开关毛刺现象.仿真结果表明,优化后的积分非线性减少96%,数模转化器的有效转换位数增加了2.1bit,无杂散动态谐波范围增加了15dB;未优化前的积分非线性设计与Monte Carlo仿真结果有500%的偏差,而优化后的偏差仅为60%.

摘要：作为北京谱仪(Beijing Spectrometer,简称BES)的改造,BESⅢ将把TOF(time-of-flight)测量精度提高到一个新的水平,总时间分辨不大于90ps．其中要求前端电子学(Front End Electronics,FEE)对时间测量的不确定性贡献小于25ps．本文介绍了TOF前端读出电子学系统原型电路的设计和初步的测试结果．

摘要：提出了CMOS图像传感器中RSD A/D转换器的设计方法。基于冗余符号数(RSD)算法,RSD A/D转换器降低了对比较器的性能要求。并且全差分的模拟信号处理用以改进抗噪声度,信噪比和系统的动态范围。RSD A/D转换器是基于90 nm CMOS工艺实现的,测试结果表明它的微分非线性误差(DNL)为±1 LSB,积分非线性误差(INL)为±1.5 LSB,总的未调整误差(TUE)为-3 LSB^1 LSB,功耗约为20 mW。

摘要：为解决现代数字和数模混合系统中动态模数转换器高精度、低功耗与低成本之间的矛盾,提出一种10位和200×103/s采样数的逐次逼近式模数转换器(SAR-ADC).对电容式数模转换器电容阵列的导通时序进行了优化,在采样保持电路中加入消失调功能,在比较器设计中引入预增益级和锁存级.该模数转换器已在标准数字互补性金属氧化物半导体工艺下实现.测试结果表明,该转换器积分非线性度小于1个最低有效位(LSB),差分非线性度小于0.5 LSB.在200 kHz采样率和191 Hz输入信号频率下信噪比为59 dB,并且在5 V供电电压下功耗为2.5mW,芯片面积为1.3 mm2,其性能已达到ADC高线性度和低功耗的设计要求.

摘要：北京市嵌入式重点实验室研发了一个应用于802．11g WLAN基带芯片的10位模数转换器,为测量其静态参数,作者设计了一套可行方案．从理论上解释了码密度测试的原理,提出使用更为鲁棒的、与正弦输入信号幅度变化无关的累积码密度测试方案．通过对ADI公司AD 9218的实际测试验证了该方案的准确性,获得了良好的测试结果．

摘要：保证DAC中元器件的精度、减小DNL误差是提高SAR ADC性能的关键。通过对SAR ADC内部DAC的结构进行综合分析,针对传统的C-R混合式结构中的集总电容阵列进行了优化设计。电容阵列由相同的非集总的单位电容组成,并通过数字逻辑的控制来实现对单位电容连接点的选择。验证结果证明设计有效,ENOB、SFDR和SINAD等参数都得到明显的提高,保证了SARADC的单调性,实现了低DNL的SAR型模数转换器的设计。

摘要：在设计闭环光纤陀螺的过程中发现,数模转换器D/A以及Y波导等器件的非线性容易导致陀螺出现死区及标度因数误差。为此,从理论上分析了光纤陀螺反馈回路的非线性误差对光纤陀螺性能的影响。通过分析可知,当Sagnac相移小于反馈回路积分非线性误差引起的相位差,并且反馈回路的差分非线性误差较大时,则容易引起阶梯波不能正常复位导致死区,也分析了反馈回路非线性误差对陀螺标度因数误差的影响,并进行了仿真及实验。为了防止反馈回路非线性误差引起的死区问题,提出了一种在反馈信号中叠加均值为零的方波信号方法,并通过后续信号处理中的平均过程消除了反馈回路非线性误差影响。

摘要：中国散裂中子源(China Spallation Neutron Source,CSNS)工程通用粉末衍射谱仪(General Purpose Powder Diffractometer,GPPD)使用二维位置灵敏型闪烁体中子探测器(Position-sensitive Scintillation Neutron Detector,SSND)来获取中子击中位置和时间信息。MaPMT_v10是由中国科学院高能物理研究所电子学组专门为闪烁体探测器前端电子学读出研发的一款专用集成电路(Application-specific Integrated Circuit,ASIC)。为了使该芯片更快地应用于CSNS工程项目中,设计了针对该芯片的测试电路板。该电路板既能在电子学实验室对MaPMT_v10进行各项性能测试,又能直接连接光电倍增管,与探测器组进行联合调试。本文介绍了MaPMT_v10的测试电路板,并给出了该芯片积分非线性(Integral nonlinearity,INL)、噪声等测试的方法和结论。利用本文搭建的测试平台,得到了MaPMT_v10可靠的性能测试结果,该芯片正常稳定和运行可靠。

摘要：该设计的DAC为芯片内甄别器提供了一个可调的阈值,要求具有较高的精度,较低的功耗。基于chartered 0.35μm工艺,采用Spectre进行了仿真设计,非线性误差DNL<0.025 LSB,INL<0.17LSB,功耗低于3 mW。文章描述了R-2R型DAC的电路结构,主要介绍了电阻网络,抗单粒子翻转的DICE锁存器等的设计。最后给出了版图和后仿结果,满足设计的要求。