摘要：针对目前流水线型坐标旋转数字计算机(CORDIC)算法存在输出精度较低、输出时延较长的问题,提出一种基于移位相加结构的CORDIC算法。此算法首先对[0,π4)内的输入角度采用角度二极化重编码技术,将角度二进制编码转化为1和-1编码,然后使用移位相加结构替代查找表,同时通过合并迭代结构合并旋转迭代,减少迭代单元级数和迭代次数,降低硬件资源的消耗,建立小容量正余弦值ROM表,降低接近于π2时部分输入角度的运算误差,最后结合角度区间映射手段保证算法运算范围覆盖整个圆周[0,2π)。在Xilinx公司KC705评估套件上进行算法验证与仿真,结果表明:在输出位宽都设定为16位的条件下,运算结果的绝对误差和相对误差相比流水线型CORDIC算法分别降低了46.7%,83.5%,该算法只需6个时钟周期即可输出计算结果,输出时延减少了60.0%。设计的CORDIC算法具有输出精度高、输出时延短的优势,适用于实时、高精度的现代通信系统。

摘要：　介绍了一种8位RISC结构单片机中乘法器的设计方法,分析了移位相加、加法器树、Booth编码-移位相加等多种乘法器的工作原理,并采用Synopsys综合工具实现了这些乘法器。综合及仿真结果表明,根据该8位RISC结构单片机特点设计的Booth编码-移位相加乘法器较之其它类型乘法器速度提高很多,而面积仅比最小的移位相加乘法器增加不到18%。从速度和面积两方面综合考虑,是较好的设计方案。

摘要：根据移位相加原理,设计了常见的乘法器,并在此基础上做了两点改进.第一步通过调用条件加法器、条件移位寄存器,以此来减少部分积的加法运算;第二步通过对乘法器的前端处理,进一步减少条件加法器的调用次数,以此来提高运算速度.系统采用模块化设计,分别对三种乘法器进行了实验仿真,仿真结果对比可得:在100 MHz的时钟下,改进的乘法器比常见的乘法器加法器的调用次数少9,运算速度快0. 8 ns,因此在一定程度上验证了改进思想的正确性.

摘要：文中介绍8位 RISC 结构单片机中乘法器的设计方法,分析移位相加、加法器树、BOOTH 编码-移位相加等多种乘法器的工作原理,并用 Synopsys 综合工具实现了这些乘法器。综合及仿真结果表明,根据该8位 RISC 结构单片机特点设计的 BOOTH 编码-移位相加乘法器较之其它类型乘法器速度提高很多,而面积仅比最小的移位相加乘法器增加不到18%,从速度和面积两方面综合考虑,是较好的设计方案。

摘要：在数字系统中,乘法器是进行数字信号运算的核心运算单元,同时也是微处理器中进行数据处理的关键部分。以8位乘法器为例,根据简单并行乘法器、加法器树乘法器和移位相加乘法器的基本原理,利用VHDL分别进行描述和实现。对三种乘法器分别通过QuartusⅡ软件平台进行仿真,再做进一步比较和讨论。结果表明,三种乘法器在运行速度和资源占用上各有利弊,实践中可根据设计要求和硬件条件选择使用。

摘要：针对纳米定位平台本身机械结构以及负载发生变化时,其固有频率变化造成谐振频率也随之改变的问题,提出了一种自适应IIR带阻滤波器来滤除谐振噪声。通过对纳米定位平台阶跃响应频谱图的分析,得到所需参数,即可根据谐振频率的变化自适应地确定滤波器的设计指标。在下位机FPGA实现中,运用移位相加算法代替了乘法器的功能,节省了硬件资源,优化了系统结构,减小了总体运算量。通过仿真表明,自适应IIR带阻滤波器可有效滤除纳米定位平台的谐振噪声,具有良好的实用性。