摘要：反馈移位寄存器是众多流密码算法的核心部件,加快反馈移位寄存器操作是提高流密码处理速度的关键.为提高传统流密码算法中反馈移位寄存器软件实现性能,在分析通用微处理器上反馈移位操作特征的基础上,设计了相应的反馈移位寄存器RISC扩展指令和灵活高效的硬件支持单元,构建了基于NIOSⅡ的SOPC测试平台,测试结果表明,使用扩展指令后,通用微处理器上反馈移位操作性能最大提高7.5倍,而流密码算法软件实现性能也随之提高了3~4倍.

摘要：专用指令集处理器具有数字信号处理器的可编程性和专用处理电路的高速性,以专用指令集处理器为核心构成的阵列式并行处理系统在高速实时处理方面有着非常重要的应用.为此,提出了一种基于专用指令集处理器的快速傅里叶变换并行处理机实现方法.设计了基于精简指令集处理器体系结构的可编程处理单元,以其为核心构成并行处理系统,采用通信矩阵解决了并行系统内各个处理单元间的数据交换问题,实现了1 024点快速傅里叶变换的并行处理.实验结果表明,在快速傅里叶变换处理方面,其处理速度比典型数字信号处理器提高30%,且具有系统并行规模大、功能灵活可变、设计复杂程度适当、设计重复利用性好的优点,非常适合在现场可编程逻辑门阵列中以SoC的形式实现.

摘要：针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题,提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法,采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建,并可配置其它硬件模块。实验结果表明:模型完全仿真实际硬件电路,所有的接口信号在系统时钟的任一时刻被监测和分析,很大程度地提高了仿真速度,并且可以在前期作系统的软硬件协同仿真和验证,有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。

摘要：设计了一种基于精简指令集处理器(advanced RISCmachine,ARM)的时变限值无功补偿控制器。该控制器采用ARM处理器作为控制单元,通过网络控制芯片DM9000A实现控制器与数据采集与监控系统之间的数据通信,从而取代传统的A/D信号采集方式。在提出的控制算法中,以变压器分接头和电容器的最大动作次数作为约束条件,根据电网各时段的波动水平,使用分形和聚类算法实现电网补偿时段的划分。通过最优潮流算法计算出电网中各节点的最优节点电压和最优无功功率,并根据变压器的电压步长、电容器的容量计算出各个时段的电压和无功功率的上下限值,从而得到使用新限值的9区图判据。根据电网实时电压、无功功率,ARM使用9区图判据来判断当前电网工作点所处的工作区域,从而执行相应的补偿方案。实际运行的数据表明该装置降低了变压器分接头和电容器的动作次数,延长了变压器和电容器组的使用寿命。

摘要：为开发实用便携的嵌入式OTDR(光时域反射仪),文章提出了一种采用FPGA(现场可编程门阵列)进行数据采集和累加平均等简单处理、ARM(精简指令集处理器)进行人机交互和数据分析的设计方案。介绍了该系统的工作原理、硬件设计和软件设计,并对其中FPGA程序进行了重点阐述。实验结果表明,此设计方案融合了两种芯片的特性和优势,系统性能获得了较大提升。

摘要：提出了一种基于CKCore RISC处理器和Spock DSP处理器的异构双核系统芯片平台(GEM-SoC)。该平台通过提供可配的功能IP模块和灵活完善的软硬件架构,使得异构双核SoC设计更为准确高效。实验证明,GEM-SoC平台可以有效地加快Ogg解码应用的双核软件程序设计开发。原型芯片在37.68 MHz时钟频率时运行,即可实现实时Ogg音频解码播放,具有较好的功耗性能比。