摘要：为改善传统结终端延伸(JTE)结构的终端注入剂量偏低、终端对表面固定电荷敏感、终端尺寸优化不够等缺陷,设计了一种基于场板(FP)与埋层(BL)的新型终端结构,用于降低表面固定电荷对击穿电压的影响,并且通过提高JTE区域的掺杂剂量,同时优化表面电场,实现了终端电场更加均衡,提高了击穿电压及减少结终端尺寸。利用仿真软件对提出的新型终端结构进行仿真,对新结构的电场分布、击穿电流电压曲线、击穿电压随终端JTE区注入剂量变化和击穿电压随表面固定电荷Qf变化四个方面进行分析,结果表明:相比传统JTE终端,本文设计的新型终端尺寸缩短16%,耐压提升约20%,同时可靠性也有所提升。

摘要：垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Transistor,VDMOS)是由Pbody与外延层之间形成的PN结承受电压,由于工艺限制,元胞区域只能设计为突变结,而终端区域最常用的结构为场限环,在原理上也相当于突变结耐压.结合结终端扩展(Junction Termination Extension,JTE)技术,引入缓变结耐压,设计了一款900V的终端结构,实现了992.0V的仿真击穿电压,终端效率达到了98.6%,而且有效终端长度仅有130.2μm,在较大程度上减小了芯片的占用面积,提高了击穿电压,而且工艺流程与成熟的深阱场限环基本一致,有较好的兼容性.

摘要：作为第三代宽禁带半导体材料的碳化硅(SiC)具有高临界电场、高热导率等特性,以此材料制作成的PIN功率二极管器件可以满足高速轨道交通、航空航天等领域的高压、高温、抗辐射等要求。目前传统的4H-SiC PIN雪崩二极管容易受到电场集边效应的影响,从而导致器件的提前击穿。为了降低这种效应,利用Sentaurus TCAD软件设计一种具有单区结终端扩展结构(junction termination extension,JTE)的4H-SiC PIN雪崩二极管,在此基础上重点分析了JTE层的横向长度与掺杂浓度水平对二极管击穿特性的影响。仿真结果表明:从单区JTE终端结构4H-SiC PIN二极管研究中得到的最大外击穿电压约为1 670 V,为理论击穿电压的87%;相较于传统器件所具有的267.5 V的击穿电压,单区JTE二极管的耐压性更好,可靠性更高。

摘要：本文针对高压VDMOS器件的结终端技术进行研究。文中分析了场板、场限环、截止环、结终端扩展技术以及横向变掺杂的基本设计方式和提升器件耐压的机理,并设计了一款600V高压VDMOS的复合终端结构,经封测及可靠性验证,性能稳定。

摘要：为了提高芯片面积利用率,采用单区结终端扩展（JTE）与复合场板技术设计了一款700 V VDMOS的终端结构。借助Sentaurus TCAD仿真软件,研究单区JTE注入剂量、JTE窗口长度和金属场板长度与击穿电压的关系,优化结构参数,改善表面和体内电场分布,提高器件的耐压。最终在120.4？m的有效终端长度上实现了838 V的击穿电压,表面最大电场为2.03×105 V/cm,小于工业界判断器件击穿的表面最大电场值（2.5×105 V/cm）,受界面态电荷的影响小,具有较高的可靠性,且与高压深阱VDMOS工艺兼容,没有增加额外的掩膜和工艺步骤。

摘要：通过理论计算,优化了外延层厚度和掺杂浓度,对影响击穿电压的相关结构参数进行设计,探讨了VDMOSFET的终端结构。讨论了场限环和结终端扩展技术,提出了终端多区设计思路,提高了新型结构VDMOSFET的漏源击穿电压。设计了800V、6A功率VDMOSFET,同场限环技术相比,优化的结终端扩展技术,节省芯片面积10.6%,而不增加工艺流程,漏源击穿电压高达882V,提高了3%,由于芯片面积的缩小,平均芯片中测合格率提高5%,达到了预期目的,具有很好的经济价值。