摘要：提出在FPGA与DSP组成系统硬件平台的情况下,将FPGA的ROM作为DSP的外部存储器,从FPGA自举加载DSP程序。经过实践验证,该方法准确可靠,与传统的单独使用EEPROM或者FLASH作为DSP外部程序存储器的方法相比,具有充分利用系统资源、实现简单等优点。在给出了DSP自举加载原理的基础上,详细介绍了硬件及软件设计方案,并给出了关键程序的代码。

摘要：这里介绍了C5409自举加载模式和串行EEPROM模式选择过程的Petri网模型,从而可以使应用DSP的工程人员对DSP的自举加载有一定的了解,在设计DSP独立系统时,达到事半功倍的效果。

摘要：文章介绍了在TMS320VC5402 DSP系统中,利用S29AL008D构成的16位并行自举加载电路及FLASH编程程序的设计,并详细说明了引导实现的过程和技巧。

摘要：分析了TMS320VC5402二次引导法的特点,明确了该方法对用户程序大小的要求。结合工作实际,提出了一种切实可行的并行I/O空间自举加载方法。对于并行I/O空间自举加载方法,如果TMS320VC5402有扩展RAM,则用户程序最多为36 kW(微计算机模式)或略小于48 kW(微处理器模式);如果TMS320VC5402无扩展RAM,则用户程序的最多为15.875 kW。实践证明,该方法构思新颖、操作简单,并能简化系统软硬件设计工作,具有很高的实用价值。

摘要：本文详细介绍了DSP并行自举加载的基本原理,设计了以TMS320VC5416 DSP为核心的DSP嵌入式系统硬件平台,外扩Flash存储器芯片为Am29LV160,最后结合实例实现了DSP的并行自举加载过程。

摘要：在片上系统(system on chip,SoC)设计的过程中,为了减少芯片面积和知识产权核授权成本且不降低芯片性能,一般仅在芯片内部放置静态随机存取存储器(static random-access memory,SRAM)对用户程序进行存储和修改,这样SoC就需要一种或多种合适的程序加载和更新方式。为解决现有方案存在的程序加载方式复杂、可选的存储器件单一、通用性低等问题,研究并设计了SoC程序加载与更新的硬件控制器模块。该模块最多支持3种非易失性存储器共6种存储器选择方案在上电时自举加载程序至SRAM并启动SoC、程序在线或者离线(带EXFAT文件系统)更新。最后设计基于ARM CM3内核的SoC对该模块在现场可编程门阵列(field programmable gate array,FPGA)平台进行验证,结果表明,该模块在50 MHz时钟下处理16 Kbyte程序,最快11.5 ms完成SoC自举加载启动、20.5 ms完成程序在线更新和启动、300 ms完成离线更新并启动。该模块仅与SoC内核复位相连且不与下载器通信,可嵌入其他SoC内核并根据成本自由选择存储器和下载器,在设计各种低成本高速SoC的应用中具有重要工程意义。

摘要：针对DSP系统上电后的自启动问题,详细阐述了TMS320VC5509ADSP芯片在串行EEPROM模式下自举加载程序的方法以及EEPROM在线烧写方法,并给出了相应的软、硬件设计方案及部分源码。实验证明,该烧写方法简单有效,使用灵活,可靠性高,具有一定的实用价值。

摘要：本文以TI公司TMS320C32型DSP为核心处理器,设计了一种陀螺测控系统。在介绍了本系统硬件设计和软件设计基础上,重点讨论了该型号 DSP外扩器件可变数据宽度的接口设计,Bootload的实现过程,读写 EEPROM的改进软件设计以及数字滤波器的快速设计。本文设计的软件程序已在硬件成品基础上验证通过,效果良好。本文所讨论的设计方法对其他型号DSP在测控系统中的应用具有典型的参考作用。

摘要：以TI公司高性能DSP芯片TMS320C6414为例,介绍了TMS20C64X系列数字信号处理器的加载方式,详细论述了采用16bitFlash存储器实现TMS320C6414二级Bootloader的设计方案。给出了通过RS232串口对DSP进行在系统编程的具体实现方法。

摘要：在“DSP＋单片机”模式的双CPU组合导航系统中，双CPU间的高速数据传输是保证整个系统正常运行的关键。本文在设计完成的“DSP＋单片机”模式的双CPU组合导航系统基础上，设计完善了利用HPI完成DSP的自举加载，同时通过HPI进行双CPU间的高速数据传输。对HPI功能的充分利用，减小了系统的体积，降低了功耗，同时保证了双CPU间的高速可靠的数据通信。