摘要：在嵌入式加密系统中,为提高3DES算法的运算速度,提出了一种基于NIOS Ⅱ处理器实现3DES算法的设计方案。通过向NIOS Ⅱ处理器指令集增加自定义指令的方法,简化了硬件实现的复杂度,提高了软件处理的运算速度。为保证系统的安全可靠性,提出了一种密钥管理和权限管理体制。使用QuartusⅡ开发工具完成系统的设计综合。在Visual Studio测试环境下,使用66.6 MHz的系统工作时钟测得系统的3DES加解密运算速度最高可达96 Mbit/s。结果表明,该系统稳定、可靠,且具有较好的应用前景。

摘要：为降低系统仿真软件在精确异常方面的性能开销,提高系统仿真效率,提出一种软硬件协同处理的方法。通过建立基本块与翻译块之间的映射关系,生成BTMT表,利用开源平台的开源特性,修改硬件描述语言,定义新指令并对BTMT表逆向查找,使系统仿真软件对异常的处理更加快速准确。测试结果表明,通过精确异常的协同实现,能够使系统仿真器更好支持精确异常,在性能上比纯软件实现精确异常有9.16%~14.32%的提升,验证了其可行性与有效性。

摘要：为了提高时栅位移传感器的动态性以及测量精度,设计了一种基于数字内插法的时栅信号处理系统;利用粗计数法和数字内插法将时栅信号分成粗测和细测两部分分别进行测量,降低了对插补脉冲频率的要求,提高了测量精度;同时采用SOPC技术实现了系统电路的高度集成,并利用自定义指令提高了数据处理速度;实验表明,采用该系统后,时栅在40 kHz激励情况下误差为±1.2″,实现了时栅信号的高精度测量。

摘要：旋转机械的振动监测,对于机械的安全运行和提高设备利用率有重大意义。利用FPGA的并行处理能力,采用高速可编程FPGA模块和嵌入式开发的结合方式,提出了一种基于FPGA的高速、多通道、同步采样实现方法。阐述了对于高速AD芯片的控制,硬件的布局布线,以及对于系统的功能要求,进行了软硬件的设计和调试。通过仿真和实验的结果表明,对于信号发生器发出的高频率正弦波,上位机上能够显示出完好的波形,即基于FPGA的采样设计能够达到多通道,高速采样的要求,可以实现对高速旋转机械振动的实时监测。

摘要：浮点单元的验证是最具挑战性的任务之一。基于Xilinx FX系列带powerpc 405硬核的FPGA,利用嵌入式系统开发套件EDK,设计了一个嵌入式系统对浮点单元进行验证。验证原理为把用户IP(被测浮点单元)通过APU控制器连接到powerpc 405处理器核,编写测试程序,通过自定义指令对用户IP进行访问,根据程序的运算结果判断被测IP的正确性。

摘要：采用具有并行和串行处理方式的Nios处理器来设计基于推理算法的模糊控制器。从模糊推理算法的特征出发,对算法中并行处理的部分定义了相关的自定义指令;按照整个算法流程的串行特性设计模糊子函数。充分利用了Nios处理器的两种处理方式,并将其有机结合,提高了糊控制器的实时性和灵活性。

摘要：可入群数控系统的零件加工依自定义指令和数据流进行、其工况除了能自我选择外还能接受上位机的控制。该文介绍突出这些特点的硬件和主控软件．给出了主要程序框图。

摘要：以基于FPGA芯片的电机控制器与上位机的串口通信为切入点,主要介绍了FPGA芯片与上位机之间通信网络和通信协议的选择与制定,介绍了RS-232协议的物理定义,以及通过RS-232协议传输自定义指令包,从而实现上位机对电机控制器的基本控制以及电机控制器反馈相关数据给上位机,实现信息采集与分析。该设计具有很强的通用性。

摘要：本文在传统CORDIC算法的基础之上,通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,如实时语音、图像信号处理、滤波技术等。输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围。最终在Altera公司NiosⅡ处理器中通过增加自定义指令的方式完成了硬件实现。

摘要：针对进口信息产品存在安全隐患以及RISCV架构在安全领域产品严重缺乏的问题,设计了一种可以提高SM4密码算法运算效率且完全自主可控的协处理器。协处理器采用三级流水线结构提高指令执行效率,扩展5条自定义指令用于完成SM4运算,内部封装SM4运算单元以减小对数据通路的影响、便于后续扩展。借助FPGA开发板,在50 MHz的时钟频率下进行验证。验证结果表明,与无指令扩展的处理器相比,本设计密钥扩展运算效率提高了5.8倍,加密运算效率提高了5.5倍,解密运算效率提高了6.4倍,所提出的方案可显著提高SM4运算效率。