摘要：描述了浮点乘法器中舍入的基本方法,介绍了一种实现舍入的系统的设计方法和硬件模型,并对它进行了分析,在这种系统设计方法的基础上,提出了一种直接预测和选择的舍入方案。

摘要：数字计算机的舍入问题,一般地有两种方法:恒置1法和四舍五入法。四舍五入法被认为控制复杂,实现困难,影响算法执行时间,而恒置1法尽管使系统存在许多问题,但由于实现简便,从争取算法时间的角度出发,一直为大多数计算机,特别是大中型机所采用。本文介绍的补码系统下的四舍五入法已为151(1)机采用,在实现过程中对熟知的惯用算法有较大的改进,在运用逻辑设计技术上取得了某些进展。每一个变化都给予了比较严格的证明,为了节省正文的篇幅,多数定理的证明在后面的附录中给出。本文着重于方法上的叙述,对逻辑设计另有介绍。根据初步模拟表明,四舍五入法较恒置1法大大地提高了舍入精度,克服了恒置1舍入法给系统带来的弊病,而且不增加算法的时间。下面首先给出舍入方法优劣的数学标准,再分别阐述四则运算中各自的舍入算法,由于水平有限,时间仓促,又是初次实践,难免有错,敬请批评指正。实现过程中李彦鸿,吴泉源,倪继坤同志提出了宝贵的意见。

摘要：提出了一种新的整数转换为浮点数的方法。在这种方法中,求补和舍入合并实现,保留前零,舍入之后再进行规格化,减少了实现转换所需的步骤,降低了转换的复杂性。该文的设计用TSMC0.25μ标准单元库综合验证,可以工作在100MHz该文的设计已用在一个处理器的设计中。

摘要：设计了一个应用于FFT(快速傅里叶变换)系统的43位浮点乘法器.该乘法器采用一种先进的MBA(modified Booth algorithm)编码与部分积产生技术以及一种优良的折中压缩结构,使用了平方根进位选择加法器,同时,还运用了一种方法使得最终求和、舍入和规格化同时完成,提高了运算速度.采用四级流水线,使用FPGA进行验证,采用0.18μm标准单元库综合实现,系统时钟频率可达184.4MHz.

摘要：本文提出了通过基于预处理和逻辑转换的并行Sticky位的计算方法。该方法已经成功地应用到64位高性能CPU的浮点部件设计中,能有效提高浮点部件的延时性能。

摘要：为了满足基于嵌入式处理器的音频解决方案的需要,提出了一种嵌入式处理器中高精度、多功能的定点化运算单元(FPU)。FPU由移位、舍入、饱和3个部分组成。通过对FPU的实现和验证,证明FPU能够显著提高嵌入式处理器定点化操作的速度。