摘要：从改善不同类型 IC芯片之间的电平匹配和驱动能力出发 ,设计了几例芯片间接口 (互连 )用 CMOS/Bi CMOS驱动电路 ,并提出了采用 0 .5 μm Bi CMOS工艺 ,制备所设计驱动器的技术要点和元器件参数。实验结果表明所设计驱动器既具有双极型电路快速、大电流驱动能力的特点 ,又具备 CMOS电路低压、低功耗的长处 ,因而它们特别适用于低电源电压、低功耗高速数字通信电路和信息处理系统。

摘要：在高端云服务器系统中,计算节点间的互连芯片通过Cache一致性协议将多计算节点互连组成分布式和共享内存空间系统,对接口传输速率和路由交换效率要求较高。文中通过分析Cache一致性协议报文的传输特点和互连网络转发需求,设计实现了一种互连芯片的高阶非对称交叉开关。设计通过了系统级的仿真验证,基于FPGA实现的云服务器互连芯片原型验证系统进行了实际带宽测试和芯片带宽匹配优化。互连芯片流片后的系统实测结果表明,满足功能要求,互连网络处理模块延迟8.75ns,吞吐率65.03%,达到了设计目标。

摘要：在IC芯片封装技术中,引线键合工艺是技术最为成熟的芯片互连技术。引线键合工艺涉及大量参数,对这些参数进行合理设置是对键合质量及可靠性的保证,针对一款microSD卡讨论其引线键合中各工艺参数的设定过程及方法。基于DOE方法,对第一键合点质量影响因素进行分析,采用正交试验法对相关因素进行试验研究,利用极差分析法、方差分析法和F检验对试验数据进行分析,取得相应试验结果,达到了优化参数的目的.

摘要：　随着集成电路生产工艺的进展,互连线在集成电路设计中的影响越来越大。为了减小互连线的影响,通常在芯片互连中插入缓冲器,但这样做会增加时延。因此,为了精确地对系统进行时延估计,必须对缓冲器的时延进行估算。基于Sakurai的器件模型,提出了一种新的缓冲器时延估算模型。

摘要：芯片长距离互连时,通过传统的插入缓冲器方法减小延迟存在功耗大、占用芯片面积多等问题。针对这些问题,提出了一种电流模互连电路。这一电路在互连线上传输的信号电压摆幅很小,从而能够有效降低互连功耗、减小信号延迟。通过综合使用强、弱两个驱动器作为信号发送器,进一步减小了信号延迟。对于10 mm的片上互连线,延迟为649 ps,功耗为498μW。为了提高电路在制造工艺发生波动时的鲁棒性,电流模互连结构在驱动电路中添加了电流偏置电路。在Hspice中进行的蒙特卡罗仿真结果表明,180 nm工艺技术下,10 mm互连线的延迟和功耗方差均值比分别为7.91%和12.7%,在工艺发生波动时电路能够稳定工作。

摘要：介绍了 BGA技术的研究现状 ,着重从芯片互连、基板材料及封装设计等方面讨论了该技术的发展前景。

摘要：Y2000-62082-502 0007610采用分级矩匹配的片上互连用的噪声察觉增音器插入与线尺寸估计=Noise-aware repeater insertion and wiresizing for on-chip interconnect using hierarchical moment-matching[会,英]/Chen,C.-P.& Menezes,N.//1999Design Automation Conference.—502～506(P)Y99-61677-8 0007611用于超高速源同步总线的互联和封装的建模、模拟和设计方法学=Modeling,simulation,and design method-

摘要：本文讨论使用Analog Devices公司新的ADSP21160系列DSP芯片的下一代体系结构。需要考虑的因素有产品应用、主机平台、开发的易用性及费用、多芯片互连方法、I/O口的要求等等。并介绍一种适用于典型信号处理,满足性能、I/O口和可变规模要求的体系结构。