摘要：为了采用行为级模型来模拟结构复杂的ADC变换器的电气性能,本文提出了一种流水线ADC的行为级建模设计。首先提出流水线ADC行为级建模设计采用开关电容器电路构建,它由任意级联的k级流水级、前端采样保持(S/H)电路和数字校正逻辑构成,并给出了它们的具体模块电路实现及行为级模型;然后通过考虑流水线ADC的各种非理想特性如运算放大器的非理想特性参数(白噪声、有限直流增益、有限带宽、转换速率和饱和电压)、开关的非理想特性和采样时钟抖动,提出了实现这些非理想特性的行为模型。最后采用一个10位流水线ADC在Matlab Simulink中对其理想和非理想建模设计的仿真结果表明,本文提出的流水线ADC的行为级建模设计及其各个构成模块的非理想特性建模是精确和可行的。

摘要：单斜率型模/数转换器以其简单的结构、较高的分辨率和易于集成的优势,在红外焦平面读出电路设计中被广泛应用。基于Matlab软件环境下的Simulink工具,建立了一个14位Single-slope ADC的系统模型。其充分讨论Simulink工具下电路各单元模块的具体实现和信号间的时序关系,给出电路的行为级仿真结果,为Single-slope ADC的集成电路设计与实现提供参考。

摘要：传统的基于Matlab/Simulink的高速高精度流水线ADC模型对电路设计具有指导作用,但是与实际电路存在一定的差距。为了提高模型的准确性,通过分析折叠式增益增强型运放的特点,建立基于SMIC 0.18μm混合CMOS工艺的运放传输函数和相对符合实际的数学模型。将运放建模分析结果与采用同一工艺设计的实际电路仿真结果进行对比,验证了模型的有效性。在考虑实际电路中各种非理性因素的情况下,建立14位100MHz流水线ADC模型,给出了理想情况下与添加非理想因素后流水线ADC模型的输出指标,对实际电路的设计具有指导意义。

摘要：在全数字锁相环中数控振荡器和由∑Δ调制器所构成的系统是一个规模很大的电路,采用传统的电路级描述难以在现有的EDA工具中仿真。为此提出了一种基于Verilog-A语言的行为级建模方法来对系统进行仿真。详细介绍了数控振荡器系统中各模块的建模方法,并给出了各模块建模的关键代码。仿真结果表明对数控振荡器的行为模型不仅能提高仿真效率还能很好模拟实际系统。该行为模型具有较好的实用性,所得结果可用于指导具体电路的设计。

摘要：本文提出了一种对 PLL-FS 行为级建模后仿真,进行噪声和抖动性能分析的方法。新方法借鉴了最新的理论成果,结合工程实践,处于 Top-Down 设计流程的顶端。实例表明此方法可在 PLL-FS 设计之初对所设计系统的相位噪声和抖动性能有较精确的预估,并可据此调整设计参数,选择恰当的电路结构,从而显著提高了设计效率。

摘要：本文提出了一种对锁相环频率合成器(PLL-FS)行为级建模后仿真,进行噪声和抖动性能分析的方法。新方法借鉴了最新的理论成果,结合工程实践,处于Top-Down设计流程的顶端。实例表明此方法可在PLL-FS设计之初对所设计系统的相位噪声和抖动性能有较精确的预估,并可据此调整设计参数,选择恰当的电路结构,从而显著提高了设计效率。

摘要：介绍Verilog-A设计语言的特点,基于Sigma Delta系统介绍分级设计思想。分析开关电容型Sigma Delta调制器的非理想特性,主要包括时钟抖动、开关热噪声、运放增益、摆率等。在建立各自噪声模型的基础上,基于Verilog-A对二阶Sigma Delta系统行为级完整建模,通过仿真结果的比对,验证Verilog-A建模,总结其可准确预测指标并在一定程度上有效地削减仿真时间的优点。

摘要：混频器作为雷达接收组件中的关键模块,对整个接收组件的性能具有决定性的影响。为了研究混频器的工作性能,本文重点研究了混频器非线性效应中包含了射频输入的负增益非线性效应、本振端开关非线性效应以及各端口耦合非线性效应,建立了混频器的响应行为级模型。该模型能够准确计算混频器的响应。通过该模型,我们对混频器的响应进行仿真研究,对优化混频器设计具有指导作用。

摘要：锁相环(Phase Locked Loops,PLL)是现代电子系统中一个至关重要的基本电路,广泛应用于现代通信系统及电子设备中。基于Verilog AMS语言完成了一款典型的电荷泵锁相环的行为级建模和设计,并基于EDA仿真平台进行系统建模描述和仿真。仿真结果验证了模型的可行性,可为后续锁相环晶体管级电路设计提供必备的设计依据和指导。

摘要：为了提高大规模集成电路的设计效率,该文通过Verilog-A对子ADC、MADC电路、数字校正电路等关键单元进行建模,最后得到12比特100MHZ的流水线型ADC模型,采用Cadence的Spectre仿真器进行仿真验证。通过仿真结果验证得到SNDR为72.9465d B,SNR为72.9484d B距离理想的12比特ADC模型的SNR只差1.0516d B,ENOD为11.8155距离理想的12比特ADC的ENOD只差0.1845,以此验证了本文的ADC是高速有效的ADC模型。