摘要：随着集成电路工艺进入纳米时代,VLSI漏电功耗迅速增加,增加了实时功耗管理系统的面积开销.为了大幅度减小反向衬底偏置(RBB)控制管的面积,对广泛应用的RBB优化漏电流技术提出一种新方法.基于双阈值CMOS电路设计,在输入最小漏电流向量的条件下,仅将反向偏置电压VRBB加到处于决定态的低阈值电压MOS管上,通过大幅度减小应用VRBB的晶体管数量来降低VRBB控制管的面积开销.在基于22 nm工艺ISCAS85基准电路上与单纯RBB方法进行比较的实验结果表明,该方法以损耗27.94%的漏电功耗优化效果为代价,降低了84.91%的面积开销.

摘要：基于SMIC 0.18μm 1P6M CMOS工艺,设计实现了一种工作在0.6 V超低电源电压下的混频器.该混频器跨导级采用自偏置的互补跨导结构,并与开关级构成折叠结构,大大降低了电源电压;电路中所有的MOS管衬底均加有固定偏置电压,减小了MOS管的阈值电压,实现了超低电压超低功耗的设计;并采用电流复用技术,改善了电路的噪声性能,并提高了其转换增益和线性度.该混频器核心电路尺寸为460μm×400μm,当射频信号、本振信号和中频信号分别为1575 MHz,1400 MHz和175 MHz时,仿真表明,该混频器转换增益(Gc)为6.1 dB,双边带噪声系数为14 dB,输入1 dB压缩点为-16.67 dBm,在0.6 V的电源电压条件下,功耗仅为0.76 mW,可用于航空航天领域的电子系统中.

摘要：使用两对NMOS管和衬底偏置技术,采用SMIC0.18μmCMOS工艺,为卫星导航双系统兼容接收机的射频集成电路芯片设计了一种超低压、超低耗NMOS衬底偏置混频器(NBBM,NMOS Bulk-Biased Mixer).以其中的GPS系统为例:射频信号、本振信号和中频信号分别为1575.42MHz,1570MHz和5.42MHz.测试表明:在1V电源电压下,驱动差分负载阻抗1000Ω时,混频器消耗电流约为1.37 mA,变频增益(GC)超过2.11 dB,输入1 dB压缩点(Pin-1 dB)约为-13 dBm;若加入运放驱动,变频增益可超过14 dB,但会带来线性度的降低、功耗以及面积的增加.

摘要：本文研究了基于衬底偏置MOSFET的阈值电压可调节特性及其低压特性，通过对所有MOSFET衬底偏置设计实现了超低压两级运算放大器。在0．8V的电源电压下，该运放的直流开环增益为89dB，相位裕度为67°，失调电压约为737．5μV，其单位增益带宽（GB）为440kHz，输入共模范围为65．3～734．1mV，输出电压范围为53．3～737．3mV。

摘要：讨论衬底偏置MOS管的工作原理,对其低压特性进行了分析和仿真。并基于CMOS衬底偏置技术,设计了两级CMOS运算放大器。在0.6μm CMOS工艺条件下,电路的各项性能指标采用Smart Spice进行模拟验证。模拟结果表明在在1.0V的低电源电压下,失调电压为457.4μV,开环差模电压增益约为68dB,单位增益带宽为2.3MHz,相位裕量为67.4°,且其功耗仅有35μW,仿真结果显示了衬底偏置技术用于超低压模拟电路设计的优势。

摘要：设计了一款超低功耗宽带低噪声放大器(LNA)。该LNA采用互补电流复用结构,该结构采用共栅级NMOS管和PMOS管作为输入器件。采用有源并联反馈结构以实现输入网络的低功耗,同时反馈级的电流被输入晶体管复用,改善LNA的电流效率。利用衬底偏置方案,对反馈系数进行调节。基于TSMC 0.13μm CMOS工艺技术进行流片,芯片面积为0.007 2mm2。芯片在片测试结果为:在1V电压供电下,消耗了500μA的电流。LNA的3dB带宽为0.1～2.5GHz,增益为9.5～13.6dB,噪声系数低于4.7dB,输入三阶交调截止点为-9.3～-6.8dBm。

摘要：基于低压技术,利用亚阈值区MOS管代替寄生BJT管,设计了一种工作在低电源电压下的基准电压源,并对基准电压进行了温度补偿。采用TSMC 0.18μm CMOS工艺对电路进行了设计和仿真。仿真结果显示:电路正常工作的最低电源电压为0.6V,当电源在0.6~2.0V范围内变化,基准输出电压仅变化了1.75mV;在0.6V电源电压下,-20℃~125℃温度范围内,温度系数为2.8×10^(-5)/℃,电源抑制比为52.47dB@10kHz,整个电路的功耗仅为12μW。

摘要：设计了一款工作在低电源电压且与绝对温度成正比（PTAT）的基准电路;采用衬底偏置技术、电阻分压作为PMOS放大器的输入和用工作在亚阈值区的NMOS管代替衬底PNP管三种方法,使得该电路可以在低电源电压下工作,且工作电流较小。该电路采用CSMC 0.6μm2P2 M工艺,电源电压为1.2 V、温度为0-100℃时,输出电压的温度系数为0.912 mV/K,电源电流为6.8μA;当电源电压在1.1-2.0 V变化时,室温下的输出电压是461.4±0.4 mV。

摘要：基于一种新型时钟延时单元,设计了一种片上存储器的位线。在不增加版图面积的前提下,通过周期性地改变保持管的衬底偏置电压,减小了短路功耗、泄漏功耗和延迟时间,同时增加了电路的抗工艺波动能力。在SMIC 65nm工艺下,完成了传统位线、改进后的位线以及静态随机存取存储器(SRAM)的设计。仿真结果表明,在1GHz时钟频率下,改进后的两种位线与传统位线相比,功耗延迟积分别减小了19.1%和15.9%。最后,通过蒙特卡洛分析可知,改进后的位线相比于传统位线具有较强的抗工艺波动能力,即功耗延迟积的方差减小了97.1%。

摘要：正交压控振荡器广泛应用于无线收发机中,为其提供本振信号源。功耗和相位噪声是振荡器的两项非常重要的指标,功耗的高低直接影响设备的使用时间,而相位噪声决定了信号源的纯度。设计了一种由PMOS管构成的超低功耗压控振荡器。与传统正交振荡器相比,通过电容反馈和衬底偏置技术,所设计的电路具有超低功耗、低相位噪声及高输出摆幅等特点。在Cadence IC 5141软件中仿真,仿真结果显示在0.46 V电源电压下,功耗仅仅0.842 m W,工作频率为2.4 GHz时,其相位噪声是118.6 d Bc/Hz@1-MHz。