摘要：结合UHF频段EPC Global Class 0协议,设计出一种符合协议要求的被动式射频身份识别(RFID)标签的数字电路。对电路的框架设计和模块具体实现方法进行了详细阐述,基于Chartered 0.35μm工艺标准单元库用Synopsys相关工具对该电路进行了前端综合和后端物理实现,并对电路的主要性能进行了简要的分析。仿真及测试结果表明该标签数字电路功能符合协议要求,与该协议下阅读器兼容。

摘要：通过对UHF频段EPC Global Class1Generate2协议进行分析,详细论述了符合协议要求的被动式无源射频身份识别(RFID)标签的数字电路系统方案,并提出了一种新颖的、针对RFID标签的数字基带低功耗电路。在0.18μm CMOS工艺环境下,使用Synopsys工具对电路进行前端综合和后端物理实现,同时对电路的功耗进行了简要的分析。仿真及测试结果表明,该标签数字基带电路功能符合协议要求。

摘要：为了提高大规模RFID系统中的被动标签识别率,在分析已有基于帧时隙ALOHA标签识别算法的基础上,结合分组算法和多级随机数算法的思想,将多级随机数分别部署在不同组的标签中,使用动态帧时隙ALOHA算法框架,提出基于分组的多级随机数并行识别算法框架,推导出多级随机数适时选择机制的计算公式。针对并行识别过程中的负载不均衡问题,提出了3种负载均衡策略及其形式化描述,设计了与之相应的3种算法并进行了性能分析和仿真。结果表明,所提算法可以有效地将部分非成功时隙转化为成功时隙,提高了标签识别率、标签识别速度和时隙利用率:平均识别率均在70%以上,最高可达76.77%;标签识别速度较单随机数的算法提高了66%;时隙利用率达51.02%,约为单随机数算法的2倍。所提算法具有并行、高效、轻量等特点,适用于大规模被动式RFID系统的应用场合。

摘要：在分析EPCglobal UHF class1 generation2和基于DFSA协议的高速标签识别算法的基础上,采用位隙FSA协议标签响应标志位隙的设置方法,通过在标签上设置一个组位隙响应标志字,提出了一种EPC Gen2标准下的RFID标签分组多位隙并行识别协议GMBPIP,设计了一条新的分组查询命令和基于DFSA的多组标签并行识别协议流程,从理论上了分析GMBPIP协议的性能,并使用EPC Gen2标准协议时间参数进行了仿真实验。结果表明,GMBPIP协议在不增加标签太多计算负担的情况下,能够在EPC Gen2标准下有效降低时隙空闲率和冲突率,提高了标签的识别率、时隙利用率;平均识别率不仅突破了帧时隙ALOHA协议最高36.8%的瓶颈,而且高于目前文献所述同类算法的性能指标,达到了70.95%~81.61%。GMBPIP可以作为低成本RFID系统高速识别大量被动标签的支撑协议。

摘要：RFID系统由电子标签,读写器和中间体三部分组成。而电子标签天线作为电子标签的一部分成为了RFID系统中不可或缺的重要一环,其与标签芯片的匹配程度直接影响了读写器对标签信息的读取。本文主要介绍了天线的分类,被动式标签的两种模式的基本工作原理,电子标签天线的设计根据以及如何对标签天线进行测试以验证设计和仿真的正确性。

摘要：提出了一种基于ISO/IEC 14443协议的高频13.56 MHz RFID芯片的数字编解码电路结构,采用Altera FPGA搭建验证系统,进行了系统设计的仿真与验证。该电路实现了RFID标签芯片通信时所需要的副载波调制后曼彻斯特编码和修正密勒码的解码,并为后端的协议栈电路设计了SPI从机通信接口。