摘要：近年来,遥测数字视频广泛地应用在海军舰船上的各个场景,而传统视频监测设备存在图像资源占用过高导致的实时视频图像质量降低的问题。为了实现舰船上多个监测设备实时码流传输、码流显示和易于管理的需求,论文设计和实现了一种视频编解码系统。该系统包括视频采集压缩、视频传输、视频显示和指令配置等功能模块。通过千兆以太网接入视频服务器,按照协议发送配置指令,使用FFmpeg进行硬件解码。实现了多路视频码流的传输、显示和控制。测试结果表明,所设计视频编解码系统功能实用可靠、性能良好,满足使用需求。

摘要：在各类高清视频解码过程中,分像素插值是计算最为密集的处理环节之一.针对已有分像素插值结构在兼顾性能与灵活性方面所存在的不足,提出一种适用于多标准视频解码处理的可重构分像素插值结构设计.通过分析不同标准的插值计算模式之间的共性与差异,提出一种新型可重构并串混合滤波结构,其中的数据传输通路、输入/输出数据模式以及滤波计算单元均可进行动态配置,能够支持包括VC-1,H.264/263,AVS和MPEG-1/2/4在内的多种视频标准.实验结果表明,该设计能够完成多标准实时HDTV 1080 p(1920x1088@30 fps)视频解码;同已有工作相比,该设计在同等硅片资源下能够支持更多高清视频编解码标准.该设计目前已实际应用在一款多媒体SoC芯片中.

摘要：设计了一种适合于H.264的变字长解码器,根据码流特点进行模块划分,减少硬件开销;采用并行结构解NAL包,解码效率高;采用了桶形移位器,进行并行解码,每个时钟解一个码字。采用Verilog语言进行设计、仿真,并通过了FPGA验证,可以在FPGA上实时解码标准清晰度的H.264视频。用0.18μmCMOS工艺库作综合,电路规模为1.6万门左右,最高频率能够达到150MHz。

摘要：研究了基于嵌入式Nios Ⅱ软核的MPEG-4视频解码系统的设计优化,以期提高便携式多媒体播放器视频解码的综合性能。提出了在可编程片上系统(System on a programmable chip,SOPC)中软硬件协同设计方案,通过研究二维离散余弦逆变换、运动补偿、颜色空间转换的硬件IP核优化设计与实现,构建基于Nios II软核软硬件协同设计的视频解码系统。以Altera型号EP2C35F672C8的FPGA为核心的SOPC系统测试结果表明,该系统在运行频率仅为100MHz下,测试码流的码率为1 593.90kb/s时,帧率可以达到35.20f/s,实现了MPEG-4的实时解码,从而使该SOPC软硬件协同设计实现了播放器的低功耗等高性能。

摘要：介绍了 TMS3 2 0 DM642数字媒体处理器 ,并结合该芯片的结构特点 ,设计实现了 MPEG-4视频多路实时解码器。论述了基于 DM642媒体处理器的 MPEG-4视频多路实时解码器软件系统级优化策略和代码级优化关键技术。测试结果表明 ,本文提出的优化策略和技术使解码系统在

摘要：针对数字视频解码芯片设计中多种视频协议的解析问题,提出一种专用微控制器设计方法。该方法采用面向视频解析的指令集,针对视频解析过程的特点对指令进行特别优化,采用配合该专用微控制器的视频解析模型,较好实现了MPEG1/2、AVS、H.264等视频协议的兼容,保证了解码效率且不会增加芯片面积和功耗。

摘要：FPGA验证已成为系统设计中的重要验证手段之一。详细介绍了基于FPGA的验证平台的硬件组成、工作过程及其设计过程中应该注意的问题。该验证平台主要用于对H.264/AVC解码系统进行硬件模块的验证,从而为整个视频解码系统的开发提供可靠的依据。

摘要：根据AVS标准中帧内预测的算法,运用流水线设计方法,并合理安排缓冲存储器空间,利用FPGA实现了帧内预测系统;然后将该设计的ModelSim仿真结果与参考软件的解码输出进行了比较,结果表明本设计能够较好地完成帧内解码算法,方便地嵌入到整体AVS解码系统中。

摘要：设计了一种适用于AVS视频解码器的可配置存储器,可工作在5种不同的模式,主要应用于反扫描、反量化及反变换模块,既可用来进行反扫描中的数据移动、反变换器所需的转置操作,又可用来存储中间结果,将反扫描、反量化和反变换合并为一个流水线单元并行处理。该设计省去了存储中间结果所需的大量存储器,加快了处理速度,满足高清视频的处理要求。

摘要：将详尽阐述采用MITEL公司视频芯片设计的符合H.261标准的视频解码器的几个相关问题。