摘要：介绍了用于大亚湾中微子实验的PMT触发判选电路的一种设计方案。从PMT触发判选电路的设计要求谈起,着重讨论了如何采用现场可编程门阵列(FPGA)来实现判选过程及数据暂存,介绍了采用来自GPS的高精度时间信息对事例数据进行时间标记的具体方法。

摘要：核与粒子物理实验中,因实验本底与探测器噪声影响,实验需要通过触发判选机制筛选出有效物理事例,剔除掉本底噪声。针对物理实验高事例率情况下基于击中多重数(Hit multiplicity,NHit)的触发判选需求,设计了一种高性能数字触发判选电路。该电路具有13路高速串行通信接口,支持光纤数据传输与千兆网络通信;板载32 Gb DDR4缓存与高性能FPGA,以支持大容量高速存储与实时数据处理。基于该电路可运行实时的硬件NHit触发算法,从而实现对前端数据的快速触发判选与数据读出,同时该电路便于扩展,可灵活地用在不同的物理实验上。经过测试验证,数字触发判选电路单路光纤接口传输速率可达8.125 Gb/s,上行网络传输速率达949.3 Gb/s,DDR4缓存实际读写速率可达102.6 Gb/s,满足数字触发判选电路设计的数据传输与缓存需求。

摘要：北京正负电子对撞机谱仪的飞行时间计数器触发子系统,需从前端读出电子学接收368 bits快时间击中信号,按物理实验要求的触发逻辑产生7 bits触发条件信息,实时发送给主触发逻辑,以产生一级触发信号L1;并向径迹配对逻辑实时发送136 bits位置信息,以推算粒子飞行径迹;同时根据L1信号对事例进行判选、组装,向DAQ系统提供所有有效事例的数据包,以供离线分析。我们对该系统研制秉持可重构的设计理念,大量使用可编程逻辑器件FPGA,增加设计的灵活性和可靠性,减小印刷电路板设计的复杂度,节省PCB布板空间。本文介绍主触发处理FPGA中核心触发逻辑功能的设计与实现。

摘要：概述了DAMA实验的触发判选系统之构成、功能、所解决的问题,以及与整个数据获取系统联合使用时所达到的指标。该系统的设计方案不仅用于DAMA实验,也用于DAMA合作组的其他实验,如液氙闪烁探测器和R&D实验系统等,其效果很好。

摘要：概述了重子数实验的实验装置,其中包括探测器装置和数据获取系统。简述了探测器的组成、功能和性能;着重叙述了数据获取系统之构成、功能及所解决的问题。触发判选与数据获取系统较大地抑制了噪声,提高了信噪比和测量精度。该数据获取系统有一定的通用性,其设计方案不仅用于重子数实验,也适用于其他实验如双β实验中所需的符合测量等。

摘要：本文概述了北京谱仪漂移室读出电子学的任务,特点,比较详细地介绍了电路框图,工作原理及设计考虑,给出了作为大系统的一部分——已研制成功的576个时间通道和576个电荷通道的测试结果,收到了预期的效果。

摘要：用高速的ＦＰＧＡ代替ＥＣＬ集成电路制作了北京谱仪的主触发电路，其设计过程中使用了硬件描述语言ＶＨＤＬ，得到了和原电路同样的性能，但增加了灵活性。

摘要：在ＢＥＳⅡ中顶点探测器代替了ＢＥＳ的中心漂移室，建立了相应的触发判选子系统。介绍了ＢＥＳⅡ顶点探测器触发判选子系统的原理、构成、逻辑设计和结果。该系统是北京谱仪触发判选系统升级改进的主要项目之一。