摘要：Cadence日前宣布，包括设计收敛、低功耗、可制造性设计、混合信号与签收技术，以及系统级封装设计技术的Cadence。Encotmter数字实现系统解决方案，已融入台积电设计参考流程10．0版中。Cadence的RTL—to—GDSII设计功能让设计人员能够针对晶圆厂最先进工艺节点，产出高良率、具备功耗效益的设计。

摘要：Cadence设计系统公司日前推出了Cadence Encounter数字实现系统（Digital Implementation System），它是一个可配置的数字实现平台，在整个设计流程中完全支持并行处理，提供了难以置信的可调整性。该系统还带来了一个新的超高效的核存储架构，可提供单CPU操作的更高性能、更高容量的设计收敛。使用这个新系统，设计师们实现了设计时间、设计闭合的显著提高，以及先进数字和混合信号产品更快的上市时间。

摘要：＂我们一直致力于提升Design Compiler,以帮助设计师们缩短设计周期和提高生产效率。＂新思科技有限公司（Synopsys）RTL综合、功率和测试自动化高级营销总监GalHasson说道：“自从拓扑技术推出以来，逻辑综合对于包含物理层实现在内的设计收敛加快的影响显著增长。

摘要：微捷码（Magma）日前正式发布了全新RTL-to-GDSII芯片实现系统Talus 1．1版本，可在最大型最复杂半导体设计上提供最快时序收敛。Talus 1．1版本引入了全新的Talus COre技术，该技术通过利用微捷码的统一数据模型可在布线期间同时执行时序优化；此项技术的使用使得Talus1．1可提供具有更好性能和可预测性的更快整体设计收敛，从而不仅可大大增强设计师在更多设计中获得最佳结果的能力．同时还可最大程度减少对用户干预的需要。

摘要：Cadence推出Cadence Encounter数字实现系统（Digital Implementation System），它是一个可配置的数字实现平台，在整个设计流程中完全支持并行处理，提供了出色的可调整性。该系统还带来了一个新的超高效的核存储架构，可提供单CPU操作的更高性能、更高容量的设计收敛.

摘要：Cadence Encounter数字实现系统（Digital Implementation System）是一个可配置的数字实现平台，在整个设计流程中完全支持并行处理，提供了优秀的可调整性。该系统还带来了一个新的超高效的核存储架构，可提供单CPU操作的更高性能、更高容量的设计收敛。除了改进的性能和容量，Encounter数字实现系统还提供了硅虚拟原型、

摘要：Cadence设计系统公司宣布推出Cadence Voltus TM-Fi定制型电源完整性解决方案，具备晶体管级的电迁移和电流电阻压降分析技术（EMIR），获得晶圆厂在电源签收中SPICE级精度的认证，从而创建了设计收敛的最快路径。新的解决方案采用CadenceSpect APS（AcceleBtedPaBIlelSimulator）进行签收级别的SPICE仿真，提供业界一流的晶体管级精度，以满足在先进制程上复杂的生产工艺要求，它补充了Cadence Voltus IC电源完整性解决方案中全芯片、模块级电源签收工具，完善了公司电源签收的技术方案。

摘要：富士通半导体（上海）有限公司于日前获得海思半导体策略ASIC合作伙伴荣誉。富士通的高速IP解决方案和ASIC设计服务,是海思授予其这一荣誉的关键所在。由于不断升级的处理速度和越来越复杂的调制解调算法,现代通信芯片往往会集成数亿个同时工作的晶体管和超高速的模拟互联IP。在这样的芯片上,领先工艺所带来的物理设计收敛会变得越来越困难,芯片上巨大规模的数字电路对超高速模拟IP的串扰也变得越来越明显。

摘要：Cadence Voltus-Fi定制型电源完整性解决方案（Cadence Voltus-Fi Custom Power Integrity Solution）具备晶体管级的电迁移和电流电阻压降分析技术（EMIR）,获得晶圆厂在电源签收中SPICE级精度的认证,从而创建了设计收敛的最快路径。新的解决方案采用Cadence Spectre APS（Accelerated Parallel Simulator）进行签收级别的SPICE仿真,提供业界一流的晶体管级精度,

摘要：体积仅有10L大小的华硕晶品CP5141家用台式电脑摒弃了传统机箱对视觉的挤压，使居室洋溢出一种整洁明亮、利落得体的的室内效果。无论是出现在卧室还是客厅，都能给人一种空间与质量的错位感。机身前面板将金属质感外观与镜面烤漆完美整合，光驱、接口的全隐藏设计收敛了其最后一点琐碎。让人不由联想到光线平滑而至时，所透出的那份雅致、无暇的唯美气息。