摘要：工作负载分析是片上多处理器末级缓存设计的关键先导工作。分析了一组访存密集型多线程RMS(recognition-mining-synthesis)工作负载工作集大小、数据共享行为和空间局部性等访存行为,研究了末级缓存的设计空间,探讨了未来片上多处理器的缓存体系结构设计。实验结果表明:大容量DRAM缓存有助于满足这组负载的大工作集对缓存容量的需求,使用128MB DRAM缓存比不使用时平均可以减少18%的L1缓存缺失延迟;共享缓存设计比私有设计性能更好,8MB的共享缓存可以比相同总容量的私有缓存提高25%的缓存性能;基于步长的硬件数据预取机制可以提高25%的性能。因此,对于访存密集型RMS负载,宜采用一个128MB的DRAM缓存、一个8MB片上SRAM缓存,结合一个8表项的流式预取器,构成缓存子系统。

摘要：龙芯GS464E是龙芯公司最新推出的高性能处理器核架构.在本文中,将介绍GS464E架构的核心特性.相比于之前的GS464架构,重点强化了访存性能和分支预测准确率,实现了MIPS DSP指令集和虚拟机支持,增大了处理器中各项队列的项数,并增大了Cache容量和TLB容量.访存子系统拥有3级Cache结构,每一级都采用LRU替换策略,可以支持多核缓存一致性协议.经过上述强化设计,GS464E处理器核已成为一个创新性的高性能处理器核架构.

摘要：大数据背景下,以计算为中心的系统架构逐渐转向以数据为中心,内存-磁盘模式已不能满足需求。基于非易失性内存设备的优秀特性,设计了非易失性内存卷模式改变传统内存-磁盘模式。热数据频繁访问导致严重访存冲突,降低系统性能。基于此,在非易失性内存卷模式基础上设计了一对多地址映射,通过将热数据备份放置在不同内存通道的非易失性内存上,多核环境中,对于同一块数据的多个访问请求分配到不同数据备份上,实现并行访问,降低系统访问延迟。通过实验在双通道内存架构中实现一对二的映射方式,结果表明这样的设计使得系统性能提升了7.25%。

摘要：随着半导体技术进步,众核处理器已广泛应用于高性能计算领域.近年来,在国家"863"计划、"核高基"重大专项等项目的支持下,我国高性能众核CPU的研发水平也取得了长足进步.本文介绍一种面向高性能计算的国产片上异构众核处理器结构,通过统一指令系统、统一执行模型和支持一致性的主存共享,实现异构核心的深度融合.本文主要介绍了该处理器面向"存储墙"、"功耗墙"和"可靠性墙"的优化技术体系.该处理器已完成集成了256个运算核心和4个管理核心的原型芯片设计,峰值性能超过1 TFlops.