摘要：关于"十五"国家重大科技专项"超大规模集成电路和软件"(超大规模集成电路部分)的批复国科发计字[2002]249号(2002年7月26日发) 专项总体目标:通过专项的实施,使我国集成电路设计的整体发展水平接近国际先进水平。以突破关键技术为核心,以建设环境和服务体系为重点,形成超大规模集成电路产品的设计开发能力。开发出包括GPU在内的上百种具有自主知识产权的关键集成电路产品。培养一支数万人的集成电路设计的专业人才队伍。培育一批具有自主产品开发能力和国际市场开拓能力的集成电路设计企业。

摘要：国家科技部近期在京召开了863计划超大规模集成电路设计专项第一批课题申请指南说明会,科技部高新技术及产业化司李武强副司长及国家863集成电路设计专组专家成员魏少军、程旭、钱鹤、刘伟平等,与来自各地集成电路设计产业化基地、学院、研究所、企业的代表近100余人,就课题申请指南的内容、条件。

摘要：针对利用工业标准的硬件描述语言(HDL)进行可配置参数化系统芯片(SoC)设计工作繁琐、代码不易维护的问题.提出域特定语言MetaHDL,用于可配置数字集成电路的可综合功能描述,范围从面向逻辑的底层模块设计到IP集成的SoC设计.MetaHDL利用自动推断和参数追踪技术,针对电路结构功能描述作了专门的语法优化,提高了语言的描述力和表现力,进而提升了代码的可读性和可维护性,并达到65%以上的代码精简;通过封装寄存器传输级(RTL)设计规则,降低了RTL描述的复杂度,提高了团队工作质量和工作效率;由MetaHDL预处理器和参数追踪机制构成的二级代码配置体系,大大简化了面向重用的可配置参数化模块的设计和IP集成过程.MetaHDL被应用在"统一威胁管理"芯片设计项目中,很好地应对了复杂重用环境下代码配置的设计挑战,提高了项目开发的效率和质量.

摘要：在超大规模集成电路设计中 ,为了进行早期的设计错误检测与调试或层次化验证 ,常常需要使用含黑盒的设计验证方法 .该文提出了一种结合逻辑模拟和布尔可满足性的黑盒验证方法 ,用于验证设计中黑盒外部的功能正确性 .该方法使用量化的合取范式 (CNF)来表示电路中出现的未知约束 ,并且不需要修改电路结构 ,有效地节省了计算资源 .此外 ,通过使用随机并行模拟增强了可满足性算法的错误检测能力 .通过对ISCAS’85电路的实验表明了该方法不仅比以往同类算法速度快 ,而且具有较好的错误检测能力 .

摘要：集成电路设计工艺的不断提升在带来更高性能的同时也造成了功耗过高的问题,如何兼顾高性能与低功耗成为当前高性能超大规模集成电路设计需要解决的关键问题,标准单元替换是一种有效的降低功耗的方法。首先比较了2种不同的标准单元替换策略,然后通过实验分析了不同策略的功耗优化效果以及对性能的影响,最后提出了合适的标准单元替换策略来优化功耗。

摘要：在多输入多输出(MIMO)系统中分析信道增益对信号检测性能的影响,提出一种基于信道分析的智能MIMO信号检测算法,根据各对天线间的信道增益动态调整子节点扩展数,在检测性能接近最大似然算法性能的前提下,该算法比传统K-best算法减少54%的子节点扩展数。基于该算法设计并实现的动态可重构的超大规模集成电路MIMO检测器支持4×4天线阵列、QPSK/16-QAM调制信号,数据吞吐率达到800 Mb/s。

摘要：为了减少互连串扰噪声对电路性能的影响,提出一种top-k延迟噪声故障分析方法。通过逻辑分析方法有效地修剪受扰线和干扰线组合的分析空间,利用时序窗口计算受扰线和干扰线之间的虚假延迟噪声故障的发生概率,找到实际电路中最有可能引起虚假延迟噪声故障的top-k条干扰线。本方法能够在规定时间内消除尽可能多的虚假噪声,从而提高了串扰噪声影响下时序分析的精确度。

摘要：在复杂的深亚微米超大规模集成电路设计中,如何尽快地满足静态时序分析(Static Timing Anal-ysis)是众多的设计公司需要面对的棘手的重要技术之一。近年来EDA工具的迅速发展为解决这一重要的难题,提供了多种选择方案。

摘要：Y2000-62169-8 0020109在日本的大学和超大规模集成电路设计教育中心(VDEC)的大规模逻辑集成电路的标准设计流程=Standard design flows of logic LSIs in vapanese universi-ties and VDEC[会,英]/Ikeda,M.& Asasa,K.//Pro-ceedings of the 1999 International Conference on Micro-electronic Systems Eduction(MSE’99).-8～9(YP)VDEC 是一种 VLSI 设计教育的 COE。它主要涵盖了三个功能:(1)提供 VLSI 设计的教育信息;(2)提供 CAD 软件工具;(3)支持实现 VLSI 芯片。它将用于解答用户问题及邮件。现在,有一半麻烦和问题似乎是关于初学者的,最要紧的是建立 VDEC 标准设计流程,并且为第一次进行设计的人员提供文件或手册以便于他们能进行自我的培训。

摘要：对于设计像MPEG 4视频解码器这样复杂的系统,关键在于系统结构的设计.本文从并行性的角度出发,提出了一种适合VLSI实现的MPEG 4解码器系统结构.它支持MPEG 4ASP@L5码流,达到MPEG 4对解码精度和实时性的要求,通过一致性测试.设计过程中采用了软硬件协同仿真的方法,缩短了开发周期.