摘要：基于等效时间采样原理,提出了一种新型超宽带脉冲探地雷达接收机的设计方法,并研制了实用的超宽带接收机模块,其关键电路包括皮秒级采样脉冲产生电路、肖特基二极管平衡取样门、信号保持与放大电路以及微带魔T结构。该接收机的采样带宽为4 GHz,与理论计算值相一致,采样效率高达40%。实验测试表明,接收机等效采样后重建的基带信号波形与原始微波信号形状吻合度好,证明该接收机具有良好的超宽带特性,满足脉冲探地雷达回波信号接收要求。

摘要：针对雷达、电子战和通信等多功能一体化探测要求,设计了一种基于零中频架构的0.3~18 GHz超宽带接收机。硬件系统由宽带数字接收机、超宽带模拟解调器和超宽带频率源组成,实现了0.3~2 GHz频段信号的直接数字化接收和2~18 GHz频段信号的模拟正交解调。给出了FPGA软件处理流程,采用了基于镜像功率检测方法对I/Q支路进行时延误差校正,采用了基于矩阵求逆最小方差法对I/Q支路进行幅相误差校正。样机测试结果表明,接收机的最大瞬时带宽为4 GHz,校正后的镜像抑制度超过50 dB。

摘要：根据超宽带接收机信号处理的需要, 设计并实现了一套基于正交解调的超宽带脉冲体制接收机数据采集系统。介绍了系统的硬件部分和软件部分, 特别是提出了I/Q正交解调及脉冲体制超宽带信号幅相误差校正方案。实际应用表明, 该系统达到了实时高速稳定数据采集的要求。

摘要：超宽带高精度侦测接收机是频谱监测与测向定位领域的重要研究内容。本文章介绍了一种超宽带接收机的设计架构,对此架构的设计原理与优点进行分析与说明,以及对超宽带高精度接收机进行设计与分析,并给出了在工程实现中的解决方法,通过此电路设计架构与设计方法,设计出了满足项目使用的0.1～12 GHz超宽带接收机。

摘要：本文详细阐述了超宽带接收机的设计,对于其重要组成部分窄脉冲发生器和采样保持电路作出了详细说明。超宽带接收机采用窄脉冲发生器产生窄脉冲,然后通过内部电路将信噪比大的接收信号和窄脉冲经过门积分器采样电路进行取样,从而将射频信号变为基带信号,最后经过放大电路完成回波信号的接收使之可在显示设备中显示和辨别。

摘要：超宽带(UWB)接收机具有高度非线性,其传统设计方法依赖于经验,十分复杂。提出了一种基于粒子群优化算法的UWB接收机系统级设计方法 PSO-UWB。该方法基于粒子群改进算法Ad-pISPO,根据系统输出信噪比(SNRout)和重要部件参数之间的关系函数,以SNRout最大化为目标进行参数的优化计算。ADS仿真结果证明,PSO-UWB方法的优化结果符合设计要求,具有可行性。

摘要：在分析各种超宽带(UWB)接收机系统结构的基础上,提出了一种低功耗IR-UWB接收机结构。该结构基于非相干通信机制,使用自混频技术和脉冲宽度调制方式(PPM)。在该结构中,低噪声放大器(LNA)的低功耗优化是系统低功耗实现的关键。综合分析各种宽带LNA结构,提出了一种低功耗LNA设计。该LNA采用65 nmCMOS标准工艺实现,设计带宽为3.1～5 GHz,电源电压为1 V,功耗为1.5 mW。测试结果表明,该宽带LNA的输入阻抗匹配优于-10 dB,增益高达14.5 dB,而噪声系数为5.85 dB。

摘要：本文提出了一种具有高线性度的折叠,插值结构数模转换器(ADC)。与高速并行数模转换器(Flash ADC)相比较,该结构具有面积小,功耗低的特点,适用于低功耗超宽带(UWB)接收机中。本文对电路各部分进行了设计,并在SMIC 0.18μm工艺下完成了版图设计和后仿真。版图核心电路面积(不包括PAD)仅为0.45mm2,在1G samples/s采样率,输入信号为488.77MHz时,总功耗仅为57mW,有效位(ENOB)达到5.74bits。

摘要：我国正在建设500m口径球面射电望远镜(FAST),为了能够充分发挥自身口径大的优势,确保望远镜在世界上的领先,将自主研发世界一流的超宽带通用型数字后端(CRANE)。在整个CRANE开发中,硬件部分通过与中科院自动化研究所的合作,不仅开发了现场可编程门阵列(FPGA)运算板FDB(FAST Digital Backend),还开发了3 Gbits/s 12 bits的宽带高精度模数转换电路板(ADC)芯片,并用此实现3 GHz带宽的一次性覆盖。此超宽带通用型数字后端同时也包括开发模拟信号前端电路板(AFB)。固件部分,目前研制者计划在FDB上实现百万级通道频谱仪——CRANE项目将优化FFT,研究级联式FFT来实现大点数FFT。一级FFT运算单元的分辨率可能会造成最终频点输出时信号失真,通过在Matlab上进行级联FFT算法仿真,研究了信号失真的情况,并用Matlab模拟还原出真实信号。

摘要：超宽带接收机系统需要对工作频谱范围进行全景扫描来确定信号的载波频率,而载波频率的估计算法有很多,本文根据通信信号的特点选择了性能良好的频率居中法,详细介绍了算法的模型搭建过程,并利用Xilinx集成设计工具System Generator将其在FPGA上实现.仿真及硬件测试结果表明,在中等信噪比(10dB)情况下,测频结果误差较小.该设计具有较好的实用性.