摘要：设计了一种全差分折叠共源共栅跨导运算放大器,并将其应用于80MHz开关电容带通ΔΣA/D转换器中。该跨导运算放大器采用0.35μmCMOSN阱工艺实现,工作于2.5V电源电压。模拟结果表明,该电路的动态范围为80dB、直流增益63.4dB、单位增益带宽424MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5ns,而功耗仅为7.5mW。

摘要：设计了一款改进的基于交叉耦合结构的跨导运算放大器(OTA)。设计和分析过程中依据严格的理论推导,新结构在高输入摆幅下线性度得到明显优化,当输入为2V@5MHz正弦波时,谐波总量从0.7%降至0.3%,并成功应用于包络跟踪功率放大器。仿真测试基于CSMC 0.5μm CMOS工艺,仿真结果表明二到五次谐波分量总和从传统OTA的-40 dB降低到-52 dB,同时在VSS系统联合仿真平台上,用15 MHz带宽的OFDM调制信号测试星座图,其聚敛性也得到了明显优化,矢量误差从4.7%降至3.6%。

摘要：设计了一种用于14位1.25 GS/s流水线ADC的全差分的跨导运算放大器(OTA)。采用带正反馈和增益自举电路的套筒式两级混合密勒补偿结构,并在传统密勒补偿结构基础上增加了带一组调零电阻的辅助密勒补偿结构。这两种补偿结构使得频率补偿更加灵活。对OTA的零极点进行理论分析和整体传递函数解析,再进行传递函数重构,进而实现了高增益、大带宽和高相位裕度。仿真结果表明,该OTA的增益带宽积大于17 GHz,开环增益大于94 dB。该OTA完全满足14位1.25 GS/s流水线ADC的性能要求。

摘要：提出了一种高增益带宽积CMOS跨导运算放大器,它采用多级前馈补偿结构。该跨导运算放大器采用调零电阻补偿技术,取消了一个非主极点,以提高电路的增益带宽积。电路采用0.18μm标准CMOS工艺进行设计,并采用Hspice工具仿真。仿真结果表明,在1.2V工作电压下,直流增益为71dB,增益带宽积为1.4GHz,功耗为2.2mW。

摘要：采用TSMC 0.18μm CMOS工艺,设计了一种低电压、低功耗跨导运算放大器。基于BSIM3V3.1Spice模型,采用Hspice对整个电路进行仿真。在±0.75V电源电压下,电路的直流开环增益达到83dB,相位裕度为63°,功耗为14μW。采用一种应用于低电源电压、低功耗的基准电路,不仅可为运放提供稳定的偏置电流,而且进一步降低了电路的总体功耗。

摘要：设计了一种低电压全差动增益增强CMOS运算跨导放大器。主运放为一个P管输入的折叠式共源共栅结构,两个辅助运放被设计用来提升电路的输出阻抗和开环增益。主运放采用了一种改进的开关电容共模反馈电路,有更快的建立时间和更高的精度。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计,1.8 V电压供电,仿真结果表明,运算放大器的开环直流增益为92.2 dB,单位增益带宽可达504 MHz。

摘要：跨导运算放大器是模拟电路中的重要模块,其性能往往会决定整个系统的效果。这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器。该跨导运算放大器采用经典的折叠式共源共栅结构,带有一个开关电容共模反馈电路。运算放大器使用SIMC 0.18μm CMOS混合信号工艺设计,使用Spectre对电路进行整体仿真,仿真结果表明,负载电容为5 pF时,该电路直流增益可达72 dB、单位增益带宽91.25 MHz、相位裕度83.35°、压摆率35.1 V/μs、功耗仅为1.41 mW。本设计采用1.8 V低电源电压供电,通过对电路参数的优化设计,使得电路在低电压条件下仍取得良好的性能,能满足Sigma Delta调制器高精度的要求。

摘要：基于全差分结构提出一种高速BiCMOS运算跨导放大器,该放大器采用两级放大结构实现,可用于8位250 Msps流水线结构模数转换器的采样/保持电路中。电路使用0.35μmBiCMOS工艺实现,由3.3 V单电源供电,经优化设计后,实现了2.1 GHz的单位增益带宽,直流开环增益61 dB,相位裕度50°,功耗16 mW,输出摆幅达到2 V;在2 pF的负载电容下,建立时间小于0.6 ns,转换速率1 200 V/μs。该放大器完全符合设计要求的性能指标。

摘要：设计了一种低输入电压、高增益的LDO,其误差放大器采用交叉耦合结构来增大环路增益,并通过密勒电容和调零电阻的串联引入1个左半平面的零点,确保该电路的频率响应环路稳定性。采用0.35μm标准CMOS工艺进行仿真,输入电压为1.5 V、负载最大电流为100 mA。仿真结果表明,构建的LDO可以将输出电压稳定在1.2 V,环路的低频增益在轻载的情况下高达122 dB,芯片面积为0.196 mm2,且相位裕度在重载情况下亦能做到大于58°,静态电流为21.2μA。由于交叉耦合误差放大器的使用,电路的精度得到很大提高,负载调整率可以达到0.007%,所设计的LDO有较高的应用价值。

摘要：设计了一种全差分高速高增益的CMOS运算跨导放大器。该放大器采用了折叠式共源共栅结构,并用增益自举技术提高运算放大器的直流增益。为了实现较大的输出电压摆幅和较低的电路直流功耗,主运放采用了开关电容共模反馈。该放大器可用于10位50MHz的流水线ADC电路中。基于CSMC0.5工艺库,电源电压3.3V,仿真结果表明,在5p的负载电容下,运算放大器的增益为106dB,单位增益带宽为371MHz。