摘要：多时钟域的处理是系统级芯片(SoC)设计中的一个重要环节。如果对其中出现的特殊问题估计不足,将对设计造成灾难性后果。数据跨时钟域传输时如何保持系统的稳定,顺利完成数据的传输是每个设计者都需要关注的问题。在此讨论了在多时钟域中异步信号带来的亚稳态及对整个电路性能和功能的影。针对单一信号的异步传输,在已有的双触发器构成的同步器的基础上提出了4种同步单元:脉冲到脉冲的同步、脉冲到电平的同步、电平到电平的同步,电平到脉冲的同步。值得强调的是这4种同步器都对异步时钟频率没有大小关系的限制。并且给出了4种同步器的电路结构图并进行了实现,使得数据传输更加稳定可靠。

摘要：随着科学技术的发展,在FPGA设计中多时钟设计是一个经常遇到而且因为功能的需要无法避免问题。在不同时钟域之间传输数据或者控制信号,如果对其中出现的特殊情况估计不足,将会对设计造成灾难性的后果。因此,设计人员在设计电路时必须加入相应的同步机制,确保信号在跨时钟域传输时能够可靠进行。本文从触发器时序理论基础为出发点,分析研究数字化电路设计中跨时钟域传输信号时亚稳态现象产生的原因以及危害,然后分析和研究了解决跨时钟域传输过程中遇到的各种同步技术,分析和比较在不同场合的应用以及各自的优缺点。

摘要：介绍一种跨时钟域的32位AHB总线桥的设计与实现。通过采用状态机设计以及使用预防死锁与解除死锁相结合的方法解决死锁,使得该桥支持读写burst、读预取、总线抢占式仲裁等多种操作并且简化了设计。性能测试表明,该桥能极大提高复杂SoC系统的系统带宽和时序性能。

摘要：为了降低高速串行接口中发送端的延迟,在研究、分析现有发送端结构的基础上,提出了新的数据跨时钟域传输方法并在实际电路中得到实现。此方法可以大幅降低数据跨时钟域传输时用于异步FIFO的延迟。而且,使用动态电路对高速发送端并串转换电路进行了晶体管级的改进,放松了关键路径的时序要求,使发送端整体电路能运行在更高的频率下。发送端电路使用40nm CMOS工艺实现,实际芯片测试数据表明,使用该电路的发送端可以稳定工作在13Gb/s的速率下。

摘要：针对多模多频点卫星信号模拟器设计难度高、占用系统硬件资源大的问题,提出一种多板卡传输与同步方式生成卫星导航信号的设计方案。该方案以FPGA+DSP作为核心处理器,并集成了高速D/A转换以及射频上变频电路,详细介绍了信号传输与同步方案的设计思想及实现。通过联合定位测试结果表明,该方案有效降低硬件平台及芯片的个体性差异带来的误差,实现信号同步生成,设计灵活、工作可靠稳定,对于低成本实现多系统多频点卫星信号模拟器的研究具有重要意义。

摘要：针对SRIO交换器数据通路的特点,提出了一种交换器内部的互连网络设计.重点解决了实现交换网络的三个问题:***端点与端点的跨时钟域转换;***传输层包的组合与拆分;3.多个源端点向同一个目的端点请求时的仲裁.使用VerdilogHDL对设计进行了描述,同时设计了SRIO端点模型并与之互连,对交叉网络进行随机测试,通过自动化比对收、发端点的数据包验证设计的正确性.经过验证,本设计可以利用SRIO端点控制器IP基于ASIC或FPGA构建SRIO交换器.

摘要：由于在复杂FPGA(Field Programmable Gate Array,现场可编程门阵列)设计中存在跨时钟域,通常会产生亚稳态现象。为有效地预防和解决该问题,分析FPGA设计中亚稳态的产生机理及其对数字信号处理系统的影响。根据不同的信号同步类型,针对单比特电平信号、脉冲信号和边沿信号,分别给出基于触发器级联的跨时钟域信号同步方法;针对并行信号,提出基于异步FIFO(First In First Out,先进先出队列)和握手协议的跨时钟域同步方法;并通过仿真手段分析信号同步方法的有效性及其适用范围。结果表明:这些方法能够正确有效地完成跨时钟域信号同步,预防可能出现的亚稳态问题,从而提高复杂FPGA设计的可靠性和稳定性。

摘要：为了实现高速数据流的跨时钟域传输,根据万兆以太网10Gbase-KR协议设计了一款性能稳定的弹性缓冲器,并对设计进行逻辑综合和门级仿真,验证了设计的正确性.该弹性缓冲器采用常半满控制方式,深度为16,数据传输速率为10Gbps,读写时钟频率为156.25 MHz,通过检测读写地址差值变换情况来比较读写速度,并自动插入或删除IDLE字符,以此调节弹性缓冲器读写速度完成时钟频率补偿,实现了高速数据流的跨时钟域正确传输.

摘要：FPGA的亚稳态处理的效果直接影响FPGA内部逻辑的运行,是影响FPGA设计可靠性的重要因素。给出了三种处理FPGA设计亚稳态的方法:包括单bit信号的亚稳态处理、多bit并行信号的亚稳态信号处理、单bit脉冲信号的亚稳态处理。通过以上三种方法,基本就可以处理FPGA设计过程中碰到的亚稳态问题。

摘要：简要分析了DSP+FPGA系统的特点和优越性,结合导引头信号处理板的开发,提出了在此系统中,FPGA设计的几个关键技术,并且给出了详实的分析和解决方案。