摘要：对基于信道化处理的跳频信号检测模型进行了研究.在介绍并推导了该检测结构的基础上,分析了该模型运算复杂度过高的原因,设计了一种基于分层处理的跳频信号检测模型.该模型通过对信号进行分层处理,减少了监控无用信道的面积,较大幅度降低了模型的运算量,提高了模型对资源的利用率,提升了模型的实用价值.仿真结果表明,改进后模型的运算量得到了大幅降低,验证了模型的有效性.

摘要：随着干扰技术的快速发展,以及通信系统对抗截获和抗干扰能力需求不断提高,高速跳频接收机的需求不断增多。高速跳频接收机对换频时间要求比较苛刻,这是高频跳频接收机设计面临的主要问题。文章从原理上对几种常用接收机架构进行了对比和分析,指出了制约接收机换频时间性能提升的主要原因,提出了基于射频直接采样架构的高速跳频接收机解决方案,对方案的基本架构和设计思路进行了阐述,并对方案的关键器件性能、达到的换频时间、方案设计要点和关键指标测试情况进行了说明,可为同类通信产品的设计提供参考。

摘要：为了提升多用户跳频系统在复杂场景下的顽存能力,提出了一种基于成熟的混沌序列构造性能优良的无碰撞区跳频序列集的方法。与已有的无碰撞区跳频序列构造方法相比,该方法能够利用已有混沌序列在高复杂度和长周期性能方面的良好性质,构造的序列集能够达到非汉明相关的理论界。理论分析和仿真结果表明,该方法构造的序列具有更好的均匀性、随机性、复杂度等统计特性,为跳频通信系统在多用户组网通信应用时提供更强的安全可靠性。

摘要：跳频系统是抗干扰通信中一种常用的手段,定时同步方案设计需要考虑到系统特点,并且在干扰条件下具有良好性能;在对干扰条件下系统定时性能分析的基础上,针对传统CME检测算法计算复杂的问题,提出一种基于能量排序检测的平方定时同步算法;该算法首先对解跳后的信号进行能量检测,利用检测结果通过排序去除干扰后进行定时误差检测,最后通过内插恢复用于解调,无需多次迭代确定检测门限;仿真结果表明,改进算法与使用传统CME算法定时估计性能相当且能满足系统解调性能要求,使得计算量下降1/2;在不同干信比和不同干扰带宽下,归一化定时方差小于1×10^(-3),解调性能损失小于0.5 dB。

摘要：近年来,许多自适应干扰技术将重点转移到了跳频系统的同步频率集上。发射机时钟信息高位部分跳频作为控制信息确定的相关码在组帧模式下做跳频同步时,同步频率集的切换是以s为单位的,这就导致其易于捕获和遭受干扰。一旦同步频率集被捕获和干扰,通信系统就会面临崩溃。针对新型干扰对抗技术,首先利用神经网络对系统跳频图案进行训练,并模拟干扰方使用神经网络预测我方跳频图案的过程;然后对比LSTM网络和GRU网络应用于跳频图案预测的性能差异,针对神经网络的预测结果改进跳频图案设计,加入自适应同步频率集切换,观测改进后的跳频图案抗截获能力,并采用GRU神经网络对自适应跳频图案做预测。仿真结果表明,通过预测干扰方的行为来规避同步频率集被捕获的方案可以取得良好的抗干扰性能。

摘要：阐述了跳频无线传感器网络的概念;综合考虑无线链路阻力和数据转发跳数因素,设计了一种适用于跳频无线传感器网络的组播路由算法,即低能耗最小阻力组播路由算法;最后对该组播路由算法的性能进行了分析。

摘要：本文讨论了一种新型跳频器的设计方案,还通过DSP的实现证明了它在实践上的可行性和在性能上的优越性.该方案完成了跳频通信系统中极为重要的两个功能:伪随机码的产生和跳变频率的合成,并将它们有机地结合在一起.

摘要：将由M序列构造的非重复序列与另一不具有非重复性的序列并联得到一组同步频率。该同步频率在非重复序列的周期内也具有非重复性,无需进行检测和置换即可用于跳频同步。进一步改进算法后,在DSP上实现了该算法。计算机测试表明,该算法设计的同步频率能较好地满足跳频系统对同步频率的要求。

摘要：设计了一种用于跳频通信系统接收机射频前端的UHF频段电调谐滤波器。使用安捷伦公司的微波仿真软件ADS对电调谐滤波器进行结构设计和参数优化。对制成品的实际测试表明,该调谐滤波器工作频段为225~400 MHz,3 dB带宽6.5~15 MHz,通带增益24~27 dB,矩形系数小于6.2,其性能指标完全达到设计要求,在不同的频点都具有良好的电参数指标。所提方法对电调滤波器的设计具有指导作用。

摘要：提出了一种跳频序列的设计方法,将其应用于构建多子网的通信系统可以有效降低子网间的相互干扰。该方法在序列设计中引入了子网间用户的空间分布特性,在序列构造中充分利用了传播时延和传播衰减来降低序列间的频点干扰。理论推导表明,该方法设计的跳频序列可以显著降低子网间跳频序列的有效碰撞,在相同的频带利用率下比频分组网方式有更强的抗干扰能力。