摘要：针对传统的扩跳频信号源智能化程度低、携带不方便、效率低下等问题,设计了一种基于FPGA+AD9915的体积小、功耗低、精度高的扩跳频信号源。使用Verilog语言在Quartus Ⅱ软件开发平台上编程实现系统软件设计,在FPGA芯片内完成基带信号处理、跳频码产生和中频调制,并通过FPGA实现对AD9915和数模转换芯片的控制,最后混频实现扩跳频信号的产生。测试结果表明系统有较好的性能,可以满足电台测试时对跳频速率、频率间隔等方面的要求。

摘要：为在保证己方数据通信能力的基础上,屏蔽来自其他传输方的干扰性信息,在802.11g与MSK调制技术的支持下,对现有跳频系统进行自动化优化设计。以滤波器电路作为核心通信电子输出设备,在联合FPGA核心板与D/A转换模块的同时,完成对系统硬件执行环境的优化与处理。在此基础上,定义跳频周期与跳频速率,通过同步控制信号接收行为与信号发送行为的方式,实现对系统的软件执行环境优化,结合相关硬件设备元件,完成基于802.11g及MSK调制的自动化优化跳频系统设计。对比实验结果表明,与优化前跳频系统相比,优化后系统的通信数据传输定频量始终低于5.8Hz,而单位时间内可屏蔽的干扰信息总量却超过了6.5×10^13T,可有效保证己方数据通信的传输应用能力。

摘要：分析设计了快速跳频锁相环，采用VCO精确电压预置的辅助捕获方法可使PLL跳频时间大大缩短。详细介绍了VCO电压预置方式在电路设计各部分需要考虑的问题，给出了设计的原理样机和测试的结果。设计的锁相环频率切换速度快，在1～1．35GHz范围内，5MHz鉴相频率，任意两频点切换时间小于10μs；而且还具有杂散小（低于-70dBc），相噪低（-95dBc／Hz／10kHz），体积小（80mm×75mm×22mm），易于实现等优点。

摘要：跳频转换时间、驻留时间、跳频速率是快速跳频的典型性能特征。文中介绍了这些性能特征的概念,从快速跳频系统的设计层面重点讲述了跳频转换时间、驻留时间、跳频速率之间的关系以及他们和硬件电路之间的联系,分析了影响快速跳频性能的主要因素,提出了提高快速跳频性能的途径。并对跳频转换时间等快速跳频性能特征的测试方法进行了研究,给出了使用下变频以及实时频谱分析仪的测试实例。

摘要：阐述了跳频通信相关原理,并给出了一种基于Matlab/Simulink的跳频通信系统仿真设计与性能分析方法。在AWGN信道噪声方差V_(ar)=2 W,单频正弦干扰幅度为1 V背景环境下,设置系统数据率R_(a)=100 bit/s。仿真结果表明:当跳频速率R_(h)≤50跳/s时,系统误码率P_(e)=0;当R_(h)≥100跳/s时,接收端开始出现误码,且随着跳频速率增大,误码率增加迅速;当R_(h)=50跳/s时,系统收发数据波形一致;从各关键点信号频谱图可知该跳频系统抗高斯噪声和抗单频干扰性能优异。