摘要：本文根据神经网络本身的错误弹性和层内过滤器相似性提出了一种近似容错设计,把过滤器划分成不同校验组进行不精确校验,保证严重错误被检出并恢复。通过优化过滤器-计算单元映射使校验流程与脉动阵列数据流契合,相较于传统双模冗余,本文提出的容错设计可以降低73.39%的性能开销。

摘要：针对SRAM(Static Random Access Memory)型FPGA单粒子翻转引起软错误的问题,该文分析了单粒子单位翻转和多位翻转对布线资源的影响,提出了可以减缓软错误的物理设计方法。通过引入布线资源错误发生概率评价布线资源的软错误,并与故障传播概率结合计算系统失效率,驱动布局布线过程。实验结果表明,该方法在不增加额外资源的情况下,可以降低系统软错误率约18%,还可以有效减缓多位翻转对系统的影响。

摘要：在纳米级制造工艺下以及在航天等特殊应用场合中,可靠性将是处理器设计中的一个重要考虑因素.以龙芯1号处理器为研究对象,探讨了处理器可靠性设计中的故障注入方法,并提出了一种同时运行两个处理器RTL模型的故障注入与分析方法,可以实现连续快速的处理器仿真故障注入.在此基础上,进一步分析了龙芯1号处理器的软错误敏感性,通过快速注入大约30万个软错误,保证了分析结果具有较好的统计意义,可以有效指导后续的容错与可靠性设计.

摘要：随着深亚微米工艺的广泛应用,持续攀升的软错误率对宇航设备的电路可靠性造成了极大影响。针对现有冗余防护技术面积开销大的不足,将概率统计的思想运用到有限状态机(FSM)的软容错设计上,提出了选择部分状态冗余的容错方法。在Markov链模型的基础上,计算出各状态概率,从而为状态冗余提供依据。与未经选择状态冗余的电路相比,以平均增加14.9%的面积开销为代价,这种电路可屏蔽87.6%的时序逻辑单翻转(SEU)。

摘要：由于经典的基于故障模拟的软错误可靠性分析方法不完备,而已有的基于形式化技术的方法虽然完备却又需要经验和专家支持.为此,提出一种由故障传播特征和等价性检查技术指导的软错误可靠性分析方法.首先提出故障传播时序依赖图,并利用它来提取软错误的传播行为特征;然后基于得到的故障传播行为特征对时序单元发生软错误后的电路与原电路进行等价性检查,以识别电路中对软错误敏感的时序单元.实验结果表明,文中方法不仅可以筛选出电路中所有的软错误敏感点,还可以用于检测容错逻辑的有效性.

摘要：微机继电保护装置中大量使用各种芯片及存储器件,器件失效将影响电力系统的稳定运行。结合一起由于单粒子翻转引起的保护装置动作行为,分析了保护装置的动作原因,提出了在微机继电保护装置中存在的单粒子翻转的问题。对单粒子翻转的机制、特点及影响进行分析,并从芯片选型、硬件架构、软件架构等方面提出一整套完善的方案。在继电保护装置设计中应用所提出的方案可有效减少单粒子翻转对继电保护装置的影响,对于继电保护装置和电力系统的稳定安全运行具有重要的意义。

摘要：在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.该文提出了一种基于差错传播概率矩阵(Error Propagation Probability Matrix,EPPM)的时序电路软错误可靠性评估方法,即先将逻辑门和触发器在当前时钟周期对差错的传播概率用4种EPPM表示,再利用自定义的矩阵并积运算计算多周期情况下的差错传播概率,最后结合二项分布的特点计算时序电路的可靠度.用ISCAS’89基准电路为对象进行实验,结果表明所提方法是准确和有效的.

摘要：文中给出一种容软错误高可靠微控制器FT51．首先它具有基于异步电路的时空三模冗余结构，采用此结构可以对时序逻辑单事件翻转（SEU）和组合逻辑单事件瞬态（SET）进行防护．所有的片内存储器采用Hamming编码进行防护．针对现有控制流检测的不足，该设计采用了软硬件结合的控制流检测与恢复机制．FT51在HJTC0．25μm工艺下进行了实现，与未经加固的版本相比，其额外的面积开销为80．6％，额外的性能开销为19％～133％．文中还提出了一种微处理器可靠性评估框架，在此框架下通过模拟和理论推导证明：典型情况下FT51的故障检出和屏蔽率为99．73％．

摘要：随着工艺尺寸的逐渐缩小,集成电路中由放射性粒子引起的软错误不断增加,在设计时必须考虑由软错误引起的可靠性问题。使用软错误免疫寄存器对电路敏感部分选择性加固是降低逻辑电路软错误率简单有效的方法。总结了常用的软错误免疫寄存器结构,并使用可靠性分析方法对8种寄存器进行量化研究和比较,得出双模时空冗余寄存器具有更高的可靠度;针对现有可靠寄存器开销较大的缺点,设计了一种基于时钟延时的动态主级时空双模冗余寄存器——DMTS-DR,不仅能很好地免疫自身的SEU,还能对前级组合逻辑的SET进行有效屏蔽。与其它可靠寄存器相比,DMTS-DR的面积和延时开销都有大幅降低,在可靠性、面积和速度间实现了较好的折中。

摘要：新兴的三维静态存储器将代替二维静态存储器被广泛用于高性能微处理器中,但它依然会受到软错误的危害。为了能够快速、自动分析多层管芯堆叠结构的三维静态存储器软错误特性,搭建了三维静态存储器软错误分析平台。利用该平台对以字线划分设计的三维静态存储器和同等规模的二维静态存储器分别进行软错误分析,并对分析结果进行对比。研究结果表明二维和三维静态存储器的翻转截面几乎相同,但三维静态存储器单个字中发生的软错误要比二维静态存储器更严重,导致难以使用纠检错技术对其进行加固。静态模式下二维和三维静态存储器敏感节点均分布于存储阵列中,表明静态模式下逻辑电路不会引发软错误。