摘要：由于辐射而在电路的时序逻辑部分和组合逻辑部分产生的逻辑软错误已经逐渐成为阻碍系统可靠性和稳定性的主要威胁。提出了一种结合了基于主/从latch设计和改进的时间冗余策略两种技术的容错体系结构,通过ISCAS′89测试基准电路进行验证并对实验结果的分析发现,该容错体系结构获得了很高的容错性能。

摘要：现阶段随着CMOS工艺特征尺寸的减小,电路中可能会发生单粒子翻转(Single Event Upset,SEU)的敏感节点之间的距离在不断减小,发生一颗高能粒子引起多个节点同时发生翻转的事件概率正逐渐上升。为了提高电路的可靠性,基于抗辐射加固设计方法,提出了一种能够容忍两个节点同时发生翻转的锁存器。该锁存器以双输入反相器(Double-input Inverter,DI)单元作为核心器件,并且在DI单元之间采用了交叉互联的连接方式,减少了器件个数的使用。与传统的具有容错能力的锁存器相比,所提出的结构不仅具有良好的抗双点翻转能力,而且在功耗、延迟以及功耗延迟积(Power Delay Product,PDP)方面都有很大的优势。该结构可靠性高、性能优良,在提高芯片的可靠性方面具有重要意义,有实用价值。

摘要：提出一种新型高性能容错结构设计,以解决多节点问题造成的锁存逻辑错误.通过对多节点翻转可容忍锁存器结构的改进,弥补多节点翻转容忍的不足,减少功耗和延时,并加强结构的稳定性.HSPICE仿真表明,新型锁存结构可以很好地容忍各种可能导致电路逻辑错误的软错误,且与DNCS和MNUTL相比,新型锁存器在功耗延时积上分别减少82.10%和73.57%.

摘要：基于中国散裂中子源BL09终端提供的宽能谱中子束流,开展智能手机大气中子单粒子效应试验研究。发现死机、内存清空和音频波形失真等故障现象,源于中子在7 nm FinFET工艺CPU、DRAM和Flash芯片中引起的单粒子效应。计算由高能中子和热中子产生的各种故障类型的FIT值,发现高能中子产生的错误率较热中子高5~9倍。观测到录音波形出现幅度整体下降、时间维度的前后移位和局部波形失真等异常现象。试验结果表明,大气中子单粒子效应对地面数以亿计的消费电子产品有显著的影响,必须在产品设计时进行加固处理。

摘要：SRAM型FPGA具有设计周期短、开发成本低和可重配置等特性,在大型电子系统设计中应用广泛。伴随SRAM型FPGA在重要领域的深入应用,对其可靠性提出了更高要求。在深入剖析FPGA内部结构的基础上,对SRAM型FPGA的故障类型进行了总结。针对SRAM单元软错误造成的FPGA芯片错误,提出了一种嵌入高可靠CPU和配置存储器,通过重构技术实现在线可修复的新型可容错FPGA结构。