摘要：边界扫描技术是一种完整的、标准化的可测性设计方法,它提供了对电路板上器件的功能、互连等进行测试的新途径。本设计实现了一种能够自动生成SVF测试图形的边界扫描测试系统,然后利用该系统进行了PCB板级的扫描链完整性测试和芯片互连测试,测试结果分析表明系统可以检测出被测对象的故障类型。

摘要：互连测试是边界扫描技术的主要内容之一,在分析IEEE1149.1的基础上,给出一种基于嵌入式开源数据库SQLite的边界扫描测试系统中互连测试矢量生成的设计;利用SQLite数据库中存储的被测电路的扫描链路信息和器件等信息,得到扫描粗链并进一步形成扫描细链;利用可测网络信息结合测试算法产生测试矢量;最终将测试矢量在扫描细链上对扫描单元赋值即得到扫描链的互连测试矢量集;测试结果表明,该设计可快速生成测试矢量而缩短测试时间,具有较好的应用前景。

摘要：本文介绍了边界扫描技术及其IEEE 1149.1标准。包括它的基本原理、硬件和测试策略,以期引起同行对BST这一在国内尚属发展阶段的技术的广泛关注。

摘要：提出了一种采用超大规模集成电路的边界扫描测试技术来设计内建自测试 (BIT)电路的方法。此方法利用一片单片机的 I/ O口线以及超大规模集成电路所具有的边界扫描测试结构来实现对 VL SI集成电路芯片的故障诊断。

摘要：针对边界扫描中的测试生成问题,研究了一种SVF文件解析器;通过解析SVF文件,生成符合JTAG时序的测试信号,包括TCK、TMS、TDI以及预期的TDO值,这些测试信号可直接与被测系统相连,控制边界扫描测试过程;为方便查找与参数信息共享,将编译信息分类存入嵌入式开源SQLite数据库中;最后利用CY7C68013通过并口方式验证SVF解析器产生的测试信号;验证结果表明,所设计的SVF解析器可正确解析SVF文件,产生符合JTAG时序的测试信号,符合边界扫描测试生成要求。

摘要：边界扫描技术是一种新型的VLSI电路测试及可测性设计方法。但是在扫描链路的设计中如何将不同厂家、不同型号、不同工作电压的BS器件实现JTAG互连,如何将边界扫描测试、在线编程和在线仿真结合起来一直是一个亟待解决的问题。为解决上述问题,本文提出了两种基于边界扫描技术的板级动态链路设计方法。这种可测性设计技术不仅能完成边界扫描测试,还能完成在线编程或在线仿真等功能,具有很好的测试设计灵活性。

摘要：介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。

摘要：在边界扫描测试技术中,由BS器件和非BS器件主成的逻辑簇测试是研究的难点问题,文章介绍了高效、简明、移植性好的TCL语言.在深入研究边界扫描簇测试原理的基础上,以实现逻辑簇测试为目的,采用了TCL嵌入C++的方法实现测试用例的脚本化,完成了基于TCL语言的Cluster测试脚本设计;通过对数字电路实验板的测试结果分析,得到了使用TCL脚本语言与C++联合编程能够实现簇测试,并且可以提高边界扫描测试软件工作效率的结论,具有较好的应用前景。

摘要：静态随机存储器(SRAM)应用广泛,必须充分测试以保证其高可靠性;应用边界扫描的虚拟探针技术实现SRAM测试,分析SRAM功能结构并建立测试模型;以HY6264SRAM存储器为被测对象进行DEMO板可测性设计,应用TCL语言描述其测试信息;实验证明,该方法可完成对SRAM外围线(包括控制线、数据线和地址线)和存储单元的测试与故障诊断,结果正确且诊断定位具体,具有较好的应用前景。

摘要：为了提高存储器的边界扫描测试软件的通用性,提出一种基于TCL语言及边界扫描技术的存储器测试脚本设计方案。结合存储器测试理论及边界扫描逻辑簇测试技术,研究基于TCL脚本语言的存储器测试脚本设计方法,用以在进行存储器簇测试时描述存储器自身的读写特性及与其外部边界扫描测试单元的连接关系等,并给出HY6264SRAM静态存储器功能测试的例子。通过测试验证,使用TCL脚本语言与高级语言联合编程能够提高边界扫描测试软件的工作效率。