摘要：随着集成电路设计规模不断地扩大、复杂性不断地提高,芯核的可测性已成为设计中不可忽视的环节。边界扫描测试技术作为其中一种方法已被广泛地接受和使用。它能够有效地缩短测试施加时间,提高故障诊断率。本文讨论了边界扫描电路的基本结构和测试思想,设计并实现了RISC CPU中的边界扫描电路,电路结构采用Verilog HDL描述,最后使用Modelsim进行仿真并给出仿真结果。

摘要：本文首先分析了集成电路可测性设计的必要性,接着介绍了边界扫描的基本结构、IEEE1149.1标准及指令寄存器、数据寄存器,分析了边界扫描的工作过程,介绍了基本的扫描寄存器结构,最后给出了系统集成可测性设计的策略。

摘要：介绍了边界扫描技术的基本原理,论述了板级电路测试性设计的思想,提出一种基于二进制粒子群算法的板级电路测试性设计最小化优化方法。实验结果表明,该算法在优化效果、运算时间上均获得了较好的结果。

摘要：本文基于ALTERA公司的Nios软核+可编程资源FPGA的SOPC平台设计了一个边界扫描控制器IP核。该控制器基于Altera的SOPC系统及Avalon总线规范,完成自定义用户逻辑的定制。详细阐述了边界扫描控制核的设计方案及设计流程,通过SOPC中的Avalon总线接口,该控制器产生符合IEEE1149.1标准的边界扫描测试系统,能实现各种边界扫描测试。提高了系统设计的灵活性,加速了边界扫描测试效率。仿真及实验结果表明,该设计能够完成有效高速的边界扫描测试。

摘要：为满足复杂数字电路故障诊断的测试需求,研究并设计了一种基于FT2232H的边界扫描测试控制器,完成了系统的硬件设计与软件设计。其中,硬件设计以FT2232H芯片为基础,可以方便快速地实现USB/JTAG双向转换,且USB数据的收发和各种协议转换工作全部由转换器独立完成;测试软件在VC6.0环境下开发,通过面向对象编程及数据库设计,实现了系统的协调运行。该测试控制器能增强测试设备的故障诊断能力,提高电子设备的可测性,具有很高的工程应用价值。

摘要：随着集成电路规模的不断增大,芯片的可测性设计正变得越来越重要。研究了目前较常用的边界扫描测试技术的原理、结构,并给出了边界扫描技术的应用。重点研究了基于边界扫描的外测试方式,即电路板上芯片间连线的固定故障、开路和短路故障的测试;利用硬件描述语言Verilog设计出TAP控制器,得到TAP状态机的仿真结果。

摘要：随着新一代电子产品的复杂化和密集程度的不断提高,电路和系统的可测试性急剧下降,传统测试技术已经不能满足需要;针对我国军用电子设备的测试及诊断工作需求,通过对IEEE1149系列边界扫描测试标准进行了研究分析,分析各标准的特征范围、适用对象、各标准相互关系,可以分析梳理IEEE1149标准在我国军用电子设备测试性设计中的可行性和适用性,探索得到将边界扫描技术在测试性设计上的应用思路;将边界扫描技术应用于电子设备不同范围的测试设计,能有效地解决传统测试性设计的问题,能够提升诊断能力,缩减产品生产周期及研制费用。

摘要：针对基于边界扫描的超大规模集成电路单元的特点,论述了测试性设计需要重点考虑的一些问题,研究了如何保证经过测试性设计后的电路单元测试最有效的难题;在详细研究电路单元测试性定量和定性指标的基础上,提出了新的测试性评价体系和测试性量化指标;提出新的测试时间度量及测量方法,与以往的方法相比测试方法简单,易于验证;此外,文中还给出了能够获得良好测试性设计效果的边界扫描电路单元的扫描链路设计方案。

摘要：目前的可编程芯片中已经广泛支持边界扫描测试技术,本文对于如何在可编程芯片中应用边界扫描,如何通过可编程芯片的边界扫描结构进行测试,以及可编程芯片中的边界扫描结构对于配置、在系统编程的作用作了详细的说明。

摘要：板级边界扫描测试技术,也就是IEEE-1149.1标准在电子行业得到了广泛的认可。对于一个特定的电路设计项目,为了实现最高的测试覆盖率和最优的测试性能,详尽的可测试性分析是不可或缺的。边界扫描的可测试性设计不仅仅是选择支持JTAG扫描链的芯片及设定芯片特定引脚这么简单,还需要关注边界扫描芯片周围的逻辑器件或存储器的簇测试。本文描述了边界扫描进行电路板测试的常用测试项并提出利用边界扫描技术提高测试覆盖率的一些方法。