摘要：基于边界扫描的电路板测试性设计中 ,迫切需要解决“测试性改善程度一定时 ,如何权衡设计使得设计复杂性最小”的问题。本文首先深入分析了该问题 ,证明它是一个NP 完全问题 ,然后基于贪婪策略提出了求解问题的优化算法。仿真实验表明 ,该算法能够得到较优化的电路板测试性设计方案。

摘要：电子系统的发展对其测试与故障诊断提出了更高的要求;边界扫描技术为芯片级、电路板级以致系统级测试提供了一套高效的标准化手段,但其应用也增加了电路的复杂性;以某电路板级系统为原型,进行了基于边界扫描的测试设计,构建了边界扫描测试系统;将贪婪策略应用于测试性优化设计中,通过置换简化、定性分离等方法,综合权衡设计复杂性和测试性改善;在互连测试实验中得到的结果与注入的故障模型相符,说明利用边界扫描机理能够准确地定位故障,得到了预期结果。

摘要：应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。FPGA芯片的规模越来越大,引脚数目越来越多,边界扫描单元也随之相应增加。在此情况下,边界扫描电路设计时为了避免移入错误数据,对时钟偏差提出了很高的要求。同时,由于扫描链包含大量的边界扫描单元,在板级测试时,大大降低了有效测试速率。针对这两个问题,提出了对边界扫描单元的改进方式,改进后的边界扫描电路不仅可实现测试、编程功能,而且大大提高了电路抗竞争能力,保证电路正常工作。改进后的电路使边界扫描寄存器链的长度可以改变,使有效测试速率提高了20倍左右。

摘要：为提高边界扫描测试效率,设计并开发了一种基于嵌入式开源数据库SQLite的边界扫描测试系统.简单陈述了嵌入式数据库SQLite技术、边界扫描测试原理,阐述了边界扫描测试软件模块功能设计和测试数据处理实现方法.测试结果表明,嵌入式数据库SQLite解决了边界扫描测试系统中存在的数据管理问题,提高了数据存储和读取效率,节省了处理数据所占用的资源,降低系统成本,具有较好的应用前景.

摘要：随着大规模集成电路芯片集成度的不断提高 ,芯片上器件的布局日益复杂和紧凑 ,器件的引脚更加密集 ,给电路的安装测试带来了很大难度 ,于是出现了在进行芯片设计时就考虑电路的测试问题 ,即可测试性设计 .文中分析了可测试性设计中的一种采用 JTAG1 1 49.1标准的重要测试方法 :边界扫描技术 .基于对某一 EEPROM芯片的测试工作 ,对该技术的主要原理、应用方法、软件使用、测试范围和步骤做了重点论述 .在对 EEPROM芯片测试时 ,采用的测试软件为 On TAP,选用的是 Altera公司的 Byte Blaster MV下载线 ,并给出了测试 EEPROM芯片当前状态的

摘要：为解决高级数字网络交流耦合/差分的故障检测问题,对高级数字网络测试边界扫描标准(IEEE1149.6)进行了研究;针对符合IEEE1149.6标准的典型元件,基于测试结构和测试指令两个方面,简要阐述了高级数字网络的边界扫描测试原理;并对典型元件进行了特性参数分析与测试结构仿真;仿真结果表明:1149.6结构芯片可以实现对交流耦合差分通道中测试信号的边沿检测;最后通过实际的电路测试实验,给出了电路测试设计方法,为熟知边界扫描技术的设计者提供了有价值的参考。

摘要：以新型武器装备数字电路维修保障为背景,提出了"MERGE(组合)"边界扫描测试模型的建立方法,基于此方法,设计并构建了完善的数字电路自动测试系统,解决了ICT(In-Circuit)测试、功能测试及传统边界扫描测试TPS(Test Program Set)开发成本高,技术难度大,故障覆盖率低的缺陷。该测试系统现已成功担负新型武器装备数字电路的维修保障任务,应用表明,系统具有设计合理,性能稳定、可靠,故障隔离准确等优点,具有较高的实用性。

摘要：随着支持IEEE1149.1标准的边界扫描芯片的广泛应用,边界扫描技术得到了迅速发展;根据该标准,提出了一种基于USB总线的边界扫描控制器的设计方案;该方案采用CY7C68013作为USB2.0接口控制器,JTAG主控单元使用测试总线控制器ACT8990;依据该方案设计的控制器能够完成USB协议和JTAG协议的相互转换,生成符合IEEE1149.1标准的测试信号;实验以内测试为例,验证该控制器能够正常工作;在此基础上进行了其他功能测试;实验结果表明,该控制器能够完成对数字电路的边界扫描测试,并能初步判断故障类型,具有测试方便、传输速度快等特点,提高了测试效率。

摘要：为了满足电子设备的测试维修需求,文章运用边界扫描测试技术,研制了一种通用性的自动测试系统;从系统的工作原理、硬件设计及软件设计等方面进行了阐述,并通过实例说明了本系统的测试结果。结果表明,该系统性能稳定、集成度高、通用性强,对各领域中数字电路测试维修设备的研制有一定的参考价值。

摘要：边界扫描测试技术很好地解决了VLSI电路诊断、测试的困难问题,得到了广泛的应用。作者在查阅大量文献资料的基础上,总结出了边界扫描技术在提高电路板可测试性上的两种优化问题:即设计过程中设计复杂性和测试性改善的优化,以及在测试生成算法中紧凑性与完备性优化的问题,论文详细分析了这两种问题,分析比较了相关的优化算法,并对这两种优化问题未来的发展方向进行了预测。