摘要：采用CSMC0·6μmCMOS工艺设计实现了低压、低功耗的多级运算跨导放大器。本设计引入了无密勒电容的前馈补偿技术,规避了芯片集成电容以降低噪声并减小成本,获得了高达630MHz的单位增益带宽以及79度裕度的高稳定性。电路工作于2·5V±1·25V),功耗16mW,开环直流增益85dB,3dB带宽116kHz,可基本满足神经信号检测的应用要求。

摘要：提出一种高阶全极点运算跨导放大器-C滤波器系统生成方法，能方便地设计出全极点高通、低通和带通滤波器。该滤波器与MOS工艺兼容，便于单片集成。滤波器设计实例和PSPICE模拟结果表明所提方法是正确的。

摘要：设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.

摘要：针对传统低压微功耗电流镜运算跨导放大器存在低增益和小摆率的缺陷,设计了一款新型电流镜运算跨导放大器。在不影响电路的静态功耗和稳定性的基础上,该运算跨导放大器采用增益提高(gain-boosting,GB)结构,增大了电路的小信号增益;引入开关型摆率增强(switched slew-rate enhancement,SSRE)结构,提高了电路的大信号摆率。基于UMC 0.11μm标准CMOS工艺进行电路设计和仿真。仿真结果表明:在1.2 V电源电压和10 pF负载电容下,与传统电流镜运算跨导放大器相比,设计的新型电流镜运算跨导放大器的增益提高了47 dB,正摆率提高了11.2倍,负摆率提高了12.4倍。

摘要：介绍一种全差分、低功耗CMOS运算跨导放大器 (OTA) .这种放大器用于 10位分辨率、30MHz采样频率的流水线式A/D转换器的采样 保持和级间减法 增益电路中 .该放大器由一个折叠 级联OTA和一个共源输出增益级构成 ,并采用了改进的密勒补偿 ,以期达到最大的带宽和足够的相位裕度 .经过精心设计 ,该放大器在0 .35 μmCMOS工艺中带宽为 5 90MHz ,开环增益为 90dB ,功耗为 15mW ,满足高速A/D转换器要求的所有性能指标 .

摘要：从2阶闭环系统的角度出发,推导并分析了单粒子瞬变(SET)电流在密勒运算跨导放大器(OTA)中的传导效应。通过理论分析,发现OTA两级跨导比例(Gm2/Gm1)的大小不仅决定了系统闭环的稳定性,也决定了SET电流在系统输出端电压响应的振动幅度和恢复时间。在标准0.18μm CMOS工艺下,通过改变两级跨导的比例值,对电路的两个有效节点进行电路级SET轰击实验,收集实验结果,给出抗SET效应运算放大器的设计建议。

摘要：基于全差分结构介绍一种高速CMOS运算跨导放大器,该放大器由折叠共源共栅输入级和共源增益输出级构成,输出级采用极点-零点补偿技术以获取更大的带宽和足够的相位裕度。电路可用在10位20 MSps全差分流水线A/D转换器的采样/保持级或级间减法/增益级中。经过优化设计后,该放大器在0.6μmCMOS工艺中带宽为290 MHz,开环增益为85 dB,功耗为16.8 mW,满足高速A/D转换器要求的性能指标。

摘要：基于SMIC 0.18μm标准CMOS工艺,设计了一种应用于40MHz采样频率的14位高精度流水线ADC电路的运算跨导放大器,包括增益级电路、前馈级电路、共模反馈及偏置电路。放大器的输入增益级采用带正反馈环路的增益自举技术,在低频时实现了较高的增益。区别于传统频率补偿技术,使用一种新型无密勒电容的前馈频率补偿方案,实现了在不同工作状态下的频率补偿。仿真结果表明:在3V电源电压下,运放的直流增益为156dB,单位增益带宽积为1.03GHz,输出摆幅为2.5V,建立时间为9.3ns,可满足高精度流水线ADC性能要求。

摘要：设计了一种全差分增益增强CMOS运算跨导放大器,用于12位100 MHz采样频率的流水线A/D转换器。详细分析了辅助运放产生的零极点对,优化了建立时间。电路采用中芯国际(SMIC)0.18μm混合信号CMOS工艺设计, 1.8 V电压供电。仿真结果表明,运算放大器的开环增益为102 dB,在3pF负载电容下单位增益带宽为1.27G,精度为0.01%时的建立时间为4.3 ns。

摘要：运算跨导放大器是流水线型ADC中乘法数模转换器(MDAC)模块的重要组成部分。设计了一种用于1 GSample/s 14位流水线型ADC的运算跨导放大器(OTA)。由于无线通信领域的应用需要,设计要求在1.8 V的电源电压下,实现1.6 V的差分输出并且能够满足ADC速度和精度要求的运算跨导放大器。采用增益自举电路的套筒式结构可使OTA同时具有高增益带宽积(GBW)和高直流增益,并设计共源极放大器作为OTA的第二级实现较大输出摆幅。调零电阻和密勒补偿使OTA在较小功耗下获得合适的相位裕度,配合零极点分析可进一步优化OTA整体功耗。该运算放大器基于40 nm CMOS工艺实现。仿真结果表明,该运算跨导放大器的直流增益大于90 dB,GBW大于17 GHz,相位裕度大于80°,完全满足1 GSample/s 14位流水线型ADC的性能要求。