摘要：针对调制样式在不同环境下的变化,采用了FPGA部分动态可重构的新方法,通过对不同调制样式信号的解调模块的动态加载,来实现了不同环境下针对不同调制样式的解调。这种方式比传统的设计方式具有更高的灵活性、可扩展性,并减低了成本和功耗。该设计方案同时也介绍了FPGA部分动态可重构的概念和特点,可以对其它通信信号处理系统设计提供一定的参考。

摘要：作为近年来的一个研究热点,无线传感网(wireless sensor network,WSN)是一项可能改变现有工作与生活方式的技术.一个无线传感网系统可能由几十个到上万个节点组成.每个节点在保证具有足够的信息处理和通信能力的前提下,还需要满足低功耗和低成本的要求.从高效能计算的角度看,以FPGA为代表的可重构硬件已经被证明是提高系统计算效能的重要方式.传统上,在嵌入式系统中,FPGA被认为并不适用于低功耗设计.然而,FPGA的可重构不仅包括静态可重构还包括远程的部分动态可重构(partial dynamic reconfiguration,PDR).通过对芯片的某一特定区域的时分复用,在所需芯片面积减小的情况下,芯片的功耗可以大大减少.除此之外,WSN部署后的维护和功能的更新也可以通过FPGA芯片的远程PDR来实现.描述了基于远程硬件PDR技术的WSN节点.通过对几个典型算法(IIR,GPSR,SHA-2,FFT)的PDR实现,得出节点的功耗、面积与存储消耗,并与软件实现方式进行了比较.实验结果表明,通过采用PDR技术,在计算时间减少的情况下,所需的芯片面积减少27%,运行时功耗最多可减少60%(829mW).

摘要：可重构的SoC(system-on-a-chip)是嵌入式系统发展的一个重要方向,它不仅可以达到较高的性能而且更加的灵活.介绍了一种国产的SoPC(System on a Programmable Chip)平台,并基于此平台提出了一种用于重构计算的外部总线结构.通过该总线,可以通过改变不同的IP(intellectual property)核来组成新的系统.同时回顾总结了部分动态可重构的步骤并完成了一个完整的系统,最后给出了可重构系统的测试结果.