摘要：随着海量数据的涌现和不断积累,数据治理成为提高数据质量、最大化数据价值的重要手段.其中,数据错误检测是提高数据质量的关键步骤,近年来引起了学术界及工业界的广泛关注.目前,绝大多数错误检测方法只适用于单数据源场景.然而在现实场景中,数据往往不集中存储与管理.不同来源且高度相关的数据能够提升错误检测的精度.但由于数据隐私安全问题,跨源数据往往不允许集中共享.鉴于此,提出了一种基于联邦学习的跨源数据错误检测方法 FeLeDetect,以在数据隐私保证的前提下,利用跨源数据信息提高错误检测精度.为了充分捕获每一个数据源的数据特征,首先提出一种基于图的错误检测模型GEDM,并在此基础上设计了一种联邦协同训练算法FCTA,以支持在各方数据不出本地的前提下,利用跨源数据协同训练GEDM.此外,为了降低联邦训练的通信开销和人工标注成本,还提出了一系列优化方法.最后,在3个真实数据集上进行了大量的实验.实验结果表明:(1)相较于5种现有最先进的错误检测方法,GEDM在本地场景和集中场景下,错误检测结果的F1分数平均提高了10.3%和25.2%;(2) FeLeDetect错误检测结果的F1分数较本地场景下GEDM的结果平均提升了23.2%.

摘要：能耗是制约便携式智能设备发展的重要瓶颈.随着嵌入式操作系统的广泛应用,因不能合理使用操作系统的API而导致的能耗错误已经成为各种嵌入式应用开发过程中不容忽视的因素.为减少应用中的能耗错误,以符号执行技术为基础,根据禁止休眠类能耗错误的特点,设计了对应的能耗错误检测方法.该方法首先利用过程内分析,获得单个函数的符号执行信息.然后借助过程间分析对单个函数的符号执行信息进行全局综合,得到更为精确的执行开销、锁变量匹配等相关信息,以更好的检测能耗错误.同时,符号执行记录了对应的分支路径信息,利用该信息能够结合约束求解器较为方便的生成出错的测试用例,进而定位错误位置.通过示例和实验,验证了该方法在能耗错误检测方面的可行性和有效性.

摘要：针对事务存储系统下的错误检测问题,提出了一种基于冗余事务的事务存储系统的错误检测方法(error detection by redundant transaction,EDRT).该方法为每个事务创建一个副本事务,并利用富余的处理器核资源同时执行原始事务和副本事务,通过比较原始事务和副本事务的执行结果达到检测错误的目的.在检错比较数据集的获取上,EDRT方法利用了事务存储系统自身的版本管理机制,实现了对用户透明的在线接近最小数据比较集的获取.将EDRT方法应用于日志事务存储系统,提出了针对容错日志事务存储系统的设计问题的解决方法.最后,使用了包括4个SPLASH-2典型用例在内的5个测试程序对该方法进行了验证测试,实验结果表明EDRT检错方法相对整个程序的平均检错开销在3.68%左右,而相对于程序内事务部分的平均检错开销也只有12.07%左右.通过与双模冗余检错方法(dual modular redundancy error detection mechanism,DMR)的对比,EDRT方法与DMR方法的平均检错开销比只有0.05%左右.

摘要：目前,嵌入式加密芯片在信息安全领域所面临的挑战不仅来自理论上的攻击,还存在针对其物理实现的攻击.即使数据加密,仍不能保证传输过程中的正确性和可靠性.而如何在攻击者恶意注入错误攻击之后能够自身检测是当前信息安全领域的研究热点.在研究AES算法的基础上,针对现有具备错误检测功能的AES算法的硬件实现占用电路面积大、应用不灵活等问题,提出一种针对AES加密的错误检测方案,其中优化了在AES实现中资源占用最多的S-盒模块在GF(24)域上的错误检测实现.与已有设计比较发现,本文设计有效减少了S-盒错误检测方案的硬件面积.本文设计方案在Xilinx Virtex-6 FPGA平台上进行了综合仿真验证,结果表明,在不影响检错率的情况下,具有占用硬件面积小、成本低的优点.

摘要：模拟电路错误检测问题,即重点是检测出模拟电路芯片存在错误后确定错误元件或参数的问题,对于进一步明确错误产生原因,在设计或制造中加以改进,有重要的意义.经典做法是通过预先设置错误,并仿真得到其对应的响应数据,构造"错误字典",然后将测试信号与错误字典进行比对,识别其属于哪一类错误类型.本文提出一种基于数据稀疏表示方法来进行错误类型识别的新方法,它计算属于不同错误类型的数据在所有类型的数据构成的空间中的展开向量,根据得到的稀疏向量来判断其所属错误类型.对于稀疏表示方法无法进行准确分类识别的情况,采用SVM作为二级分类器进行修正.存在某些错误类型,其响应数据构成的空间之间线性相关性较强,对于稀疏表示后属于其中之一类型的数据,采用传统的SVM方法来加以辅助分类.在两个实验例子中,与SVM,Ada Boost以及没有加SVM辅助分类的单纯稀疏表示方法相比较,本文方法有更高的错误类型识别正确率.

摘要：针对嵌入式处理器在线错误检测的需求,文中基于编码预测的并行错误检测策略,选择Berger编码作为编码预测错误检测编码,设计了SPARC V8结构的加/减、逻辑和移位运算的B0编码预测结构.该结构可以直接集成为带有并行错误检测结构的SPARC V8结构ALU,相比于电路复制这样的结构实现了硬件资源的节省.与对偶复执这样两倍的执行时间并且附带结果比较的策略相比,具有明显的性能优势.

摘要：针对一些恶劣的电磁环境对随机存储器(RAM)电路误码影响的情况,根据纠错编码的基本原理,提出简单实用的能检查两位错误并自动纠正一位错误的EOAC算法;通过VHDL语言编程设计,由FPGA器件来实现,并给出仿真结果。

摘要：由于真3维公路设计与传统2维公路设计的差异,如何在真3维的环境中进行设计错误的检测,至关重要。文章针对该问题,利用数学理论进行了2种检测方法的研究,从编程和精度角度分析其优缺点,利用线段长度比较的方法对平面线设计错误进行检测,达到了很好的应用效果,并能够在进行线位调整的同时,自动给出错误的检测结果,为真3维公路设计提供了参考。

摘要：1题论对曾经使用程序书写器输入指令的PLC初学者而言,看到程序错误之红色指示灯一直持续闪烁,应该是我们的共同的记忆和经验。一般而言在主机面板上,除了程序错误指示灯之外,尚有电源、电池电压及CPU错误等指示灯,随时告知使用者在软、硬件上是否有错误产生。此外常闭接点（b）的使用方式有二种,

摘要：针对H.264编码比特流,本文提出了一种在压缩比特流中使用脆弱水印技术来检测传输中错误宏块的检测方案。在编码端的DCT非零系数的最低有效位(LSB)以数字水印的形式嵌入特定的信息,然后在解码端提取这些信息来判断所接收的比特流是否出错。