摘要：在粒子输运Monte Carlo程序中广泛采用线性同余法随机数发生器。为了改善该发生器产生的随机数序列的统计品质,该文基于洗牌法思想设计了一种新的随机数发生器。在新算法中,以原线性同余法随机数发生器的中间整型变量为基础,通过位操作来构造实现洗牌效果所需的随机整型变量。由于位操作的计算量较少,使得新算法在计算量上不会有明显的增加。而统计检验的结果表明,该方法对随机数序列统计品质的改善是显著的。同时,该文还阐述了新算法在并行环境中的应用。

摘要：该文以物理噪声源和LFSR为基础,利用FPGA设计了一款高速伪随机数发生器DPFSR。这款高速伪随机数发生器既能满足密码学领域对随机数的高质量的要求,又能满足实际应用对随机数的高速度的要求,输出速率能达到上千兆bps。该文介绍了DPFSR的设计原理、安全性分析、设计参数并且给出了随机性测试结果。

摘要：1内容和内容解析（整数值）随机数（random numbers）的产生是普通高中课程标准实验教材人教A版数学3（必修）第三章概率第二节第二课时的内容，本节课的内容是用计算机或计算器产生取整数值的随机数，用随机模拟的方法估计事件的概率．产生随机数的方法有两种，本节课要用计算机产生随机数，并根据试验结果设计相关的问题，

摘要：传统用于电压噪声模拟的随机数发生器受到工作电压的限制,且产生的随机序列复杂度一般。针对这2个问题,研究了不同工作电压下的电路单元特性,设计相应的随机数电路结构,在保证输出的同时,解决了工作电压的变化带来的时序问题。此外,通过采用非线性的反馈逻辑,提高了随机序列的复杂度。

摘要：为解决软件密码模块产品中随机数发生器的设计问题,特别是单一熵源的安全问题,提出一种通用的面向软件的随机数发生器方案。初始随机数采用系统熵池、本地随机数池和服务端采集的随机数3个熵源,其中系统熵池主要指当前操作系统下的环境噪音,本地随机池指加密保存的一次性真随机数,服务端采集的随机数由硬件随机数发生器产生。产生初始随机数的同时,软件密码模块完成对用户的身份认证,建立客户端和服务端之间的安全通道。给出安全通道分析和随机数质量分析。方案实现依赖操作系统和网络通信,适用于移动智能终端、嵌入式终端等多种设备。

摘要：小读者们，大家好，咱们又见面了。在Scratch“数字和逻辑运算”中有一个积木在1到10间随机选一个数，这就是我们常说的随机数。今天我们来聊一聊随机数的妙用。

摘要：研究基岩输入时程随机数对场地峰值加速度的影响,对核电厂设计地震动参数的合理确定具有重要意义。本文选取了某重要核电站场地具有代表性的3个钻孔,建立了场地计算模型。根据确定性方法、概率性方法得到的基岩反应谱及其包络谱,基于不同随机数,分别合成了400条基岩输入时程。采用LSSRLI-1程序进行了场地地震反应,根据4800个计算结果,研究了不同随机数对地表峰值加速度的影响,给出了自然对数下峰值加速度标准差的估计,揭示了峰值加速度的分布规律,提出了对核电厂设计地震动参数合理确定的建议。

摘要：本文提出了一种新的随机数产生方法。这种方法组合多个乘线性同余产生方法,以形成新的随机数序列。它的周期是单个乘线性同余法周期的最小公倍数。

摘要：随着FPGA计算能力的不断提高,使用FPGA进行计算加速的研究越来越多。在这些加速对象中,有许多应用都需要使用到随机数生成器。本文应用Leap Forward方法,提出了一种基于Galois类型线性反馈移位寄存器产生随机数的硬件结构。详细分析了该硬件结构中转换矩阵的特征,给出了提高工作速度和减小硬件面积的方法。应用该硬件结构,本文在Xilinx Vertex 6 FPGA上设计实现了16位输出的随机数产生器。实验结果显示,该随机数产生器仅使用了6个slices资源,工作速度可以达到951MHz,产生随机数的吞吐率可以达到15.2Gbps。文中使用K-S方法对所产生随机数的质量进行了检测,并给出了所产生的105个随机数的CDF曲线与理论CDF的比对结果。

摘要：制作一个用于学生练习的用随机数出加法题的数学课件,学生每做一道题,都有时间限制,在规定的时间里做出的答案不论正确与否,都会有相应的反馈提示信息,如在规定的时间里没做出来,也有对应的提示信息显示。通过这个课件可以让学生对照检查自己对加法学习的掌握情况,也可供老师参考。