摘要：随着近十年国际序列密码设计思想的转变,非线性反馈移位寄存器逐渐成为用于序列密码算法的重要的序列源生成器,因此对非线性反馈移位寄存器序列的密码性质的研究受到很多关注.一个非线性反馈移位寄存器的输出序列包含子簇是一种退化现象,它表明一个n级非线性反馈移位寄存器的输出序列并非都是真正的n阶递归序列,而是满足低于n阶的递归关系,甚至低于n阶的线性递归关系.本文系统总结了关于非线性反馈移位寄存器序列子簇的研究结果.

摘要：基于序列密码的非线性反馈移位寄存器,将可重构技术与并行化处理相融合,提出了一种非线性反馈移位寄存器的可重构并行化架构.结果表明:可重构并行化架构能够灵活重构任意结构的非线性反馈移位寄存器;并行化思想能够支持在一个时钟周期完成对非线性反馈移位寄存器的并行更新;在0.18μm的互补金属氧化物半导体(CMOS)工艺中,其核心工作频率能够达到172MHz,针对256级的线性反馈移位寄存器,当并行度选取为32时,其吞吐率能够达到5.5Gb/s.

摘要：串联结构是非线性反馈移位寄存器(简称NFSR)结构研究中的一种重要模型,已应用于许多密码算法的设计中,如Grain v1、Grain-128、Grain-128a、Sprout、Fruit等.1970年,美国学者Green等人通过引入布尔函数的星积运算,将NFSR的串联结构与特征函数的星积运算一一对应,使得对NFSR的串联结构研究本质上可以转化为对特征函数的星积性质研究.特征函数的星积分解是一个兼具理论和现实意义的问题,同时也是一个富有挑战性的问题,截至目前仅对分解中含有线性布尔函数的情形有较高效的分解算法.本文研究在g未知的条件下,如何由h=gg来求解g.针对两类情形,我们分别给出了求取g的高效算法.在第一类情形中,基于对布尔函数求偏导降次的思想,我们将g*g的分解问题转化为l*g的分解问题,其中l是线性布尔函数,进而利用现有的高效分解算法求得g.在第二类情形中,我们首先构建关于布尔函数求偏导的函数方程,然后利用按次数进行“分层剥离”的思想依次求取g[d];g[d-1];……;g[1],从而最终求取g,其中g[k]是g中所有k次项之和,d=deg(g).上述g[k]的求取也是转化为l*g[k]的分解来实现.此外,本文从星积分解的角度给出了两个特征函数较为“接近”的一种刻画,并将较为“接近”的特征函数的星积分解问题转化为h=g*g的星积分解问题.

摘要：采用非线性反馈移位寄存器(NFSR)序列代替线性反馈移位寄存器(LFSR)序列作为驱动序列逐渐成为序列密码设计的主流趋势,因此NFSR也成为当前序列密码研究领域的一个热门课题.虽然研究历史已经有半个多世纪之久,但NFSR的研究成果依然相对匮乏,诸如圈结构等基本的密码性质尚不清楚.其中,如何构造大周期、密码性质良好的NFSR序列是序列密码设计者最关注的问题之一.极大周期NFSR序列,也称de Bruijn序列,具有良好的伪随机性质,而其构造问题一直是研究的热点.本文利用一类反馈移位寄存器串联结构,将生成k级de Bruijn序列的NFSR串联至生成n级m-序列的LFSR中,给出了构造(k+n)级de Bruijn序列的方法.此类串联结构共有两条平移不等价的输出序列,文章给出了其中周期较小的输出序列的求取算法,并分析了这条序列上共轭状态的判断与选取,进而通过一次并圈得到de Bruijn序列.文章进一步分析了对于给定的(k+n),令k尽量小,则可以有效降低利用此法构造所需要的复杂度.

摘要：非线性反馈移存器型序列密码被使用于智能卡、射频识别标签(RFID)和无线传感器等硬件资源受限设备的信息加密中,其典型代表为Trivium算法、Grain v1算法和Mickey算法,然而现有的完全性算法在应用于此类序列密码时存在分析轮数较少及对依赖关系区分不清楚等问题.本文提出了一种考察此类序列密码完全性的通用算法,将算法内部状态表示成线性集合和非线性集合,将序列密码每轮更新转化为集合的运算,通过迭代计算可给出算法达到非线性完全性所需轮数的下界,克服了现有完全性算法的不足.应用此通用算法给出Trivium算法更优的1比特差分区分器并完成对Trivium-B算法的实时攻击.本方法可为此类序列密码的设计提供一定的理论依据.

摘要：本文分析了KTANTAN32的代数学弱点.使用相关密钥中间相遇攻击,用代数推导的方法得到了在240轮之后所使用某些密钥的一元线性方程,解这些方程便可迅速逐比特恢复相应密钥.因只须一对相关密钥和2个明密文,即可恢复部分密钥比特,攻击的时间复杂度和空间复杂度都可以忽略不计.分析表明KTANTAN32是一个很弱的算法.同时也说明使用NLFSR和线性密钥编排是KTANTAN32的致命弱点,为抵抗相关密钥中间相遇攻击,设计者应在密钥编排中加入非线性因素.

摘要：本文详细介绍分组密码算法SPRING的设计.根据分组长度和密钥长度的不同,SPRING具体包括三个算法版本SPRING-128-128、SPRING-128-256、SPRING-256-256,其中SPRING-n-m表示分组长度为n且密钥长度为***是SP结构的分组密码,主要面向硬件实现设计,采用基于非线性反馈移位寄存器(NFSR)的32-比特S-盒和基于非线性反馈移位寄存器的密钥扩展算法.由于没有S-盒的存储,SPRING算法的硬件实现面积比较小.根据不同的应用需求,例如面积小或加/解密速率高,可以采用不同的实现方式.基于轮的实现,硬件面积最小,在TSMC 16 nm工艺库下,SPRING-128-128算法的硬件实现面积约1046μm^2;全轮展开实现,加/解密速率最大,SPRING-128-128算法的加密速率可以达到17482 Mbps,此时硬件实现面积约8079μm^***的含义为SP结构分组密码和环状串联非线性反馈移位寄存器(A ring-like cascade connection of NFSRs).

摘要：讨论了FSR+NLF类序列密码的可重构处理结构设计,包括总体结构设计、可重构FSR结构设计、可重构NLF结构设计以及互连网络结构设计。采用该结构的密码运算单元可以根据需要实现多种此娄序列密码,具有结构简单、可扩展、运行速度高等特点。

摘要：Espresso算法是由***和***两人设计的面向5G通信需求的序列密码算法,算法采用256级的非线性反馈移位寄存器(NFSR)作为驱动部件,密钥长度为128比特,初始化向量为96比特,过滤输出函数为6次布尔函数.由于驱动部件为NFSR,因此Espresso算法可以较好地抵抗标准代数攻击以及相关攻击等分析方法.然而本文将证明无论参数如何选择,只要是利用***和***所提方法构造出来的NFSR,其任意寄存器上的输出序列均可由同级数的线性反馈移位寄存器(LFSR)通过选取适当的过滤函数生成,即等于某个LFSR的前馈序列.特别的,这些LFSR是相同且过滤函数可显式地表达出来.利用这一结果,我们证明了Espresso算法的输出序列为某个256级LFSR的前馈过滤,对应的过滤函数为12次布尔函数.针对该等价模型,我们可以成功地实施代数攻击,其时间复杂度为O(2^(66.86)).我们指出,要想抵抗等价模型下的代数攻击,Espresso算法中的输出函数至少应为8次布尔函数.最后我们还讨论了等价模型下输出函数的其他漏洞.

摘要：提出了安装在 IC 限界扫描单元上以生成类似实际寿命互连交换轮廓的 MCM(多片组件)互连交换活动的非线性反馈移位寄存器结构的新合成方案。其目的在于完成高速 MCM 互连测试,同时俘获互连机内自测(BIST)中的动态交换效应。提出了称为预表征测试模式生成器(P-TPG)的非线性反馈移位寄存器结构库。P-TPG 的部件以特殊方式互连,以再造被测试的互连的交换活动轮廓。试验结果证明了该方法的有效性。