摘要：预加重作为解决发射端LED调制带宽限制问题的技术,在以往的研究中存在电路设计复杂、功耗大且效率低的问题.针对上述问题,本文从频域分析角度出发,基于预加重技术的原理提出了分频预加重电路,通过仿真与实验实现分频预加重电路并与预加重电路进行对比验证.仿真与实验表明,所提出的分频预加重方案在可见光通信中实现了与预加重电路相同的频率响应补偿效果,有效降低了驱动电路的复杂度和功耗.证明了分频预加重技术在基于可见光通信的LED驱动电路中实现低功耗集成的可行性.

摘要：红外大面阵(2560×2048)数字读出电路对芯片数据接口有高速、低功耗、强驱动能力的需求。采用0.18μm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺设计了4∶1并串转换电路、电平转换电路以及采用预加重技术的低压差分信号(Low Voltage Differential Signal,LVDS)驱动器电路。并串转换电路采用双沿采样的树形结构降低时钟频率,电平转换电路采用正反馈结构提升速度,LVDS驱动电路采用可编程电流大小的预加重副通路对主通路进行高频分量补偿,以保证驱动能力和提升高速信号的完整性。接口的数据传输速率可达到1 Gbit/s。当负载电容为2 pF时,一个通道的功耗为15.8 mW@1 Gbit/s;当负载电容为8 pF且打开预加重时,一个通道的功耗为19 mW@1Gbit/s,输出电压摆幅为350 mV,输出共模电平为1.21 V,LVDS驱动电路的所有参数均满足标准协议。

摘要：成像体素空间位置的准确编码对于磁共振成像(MRI)的空间定位至关重要.为了保证空间编码的准确性,获得高性能的梯度磁场是关键.梯度波形发生器是产生梯度磁场的核心部件,本文简要介绍了梯度波形发生器的工作原理和组成部分,总结了近二十年来基于不同设计方案设计的梯度波形发生器的研究进展,详细探讨了梯度波形预加重的实现方法,并对梯度波形发生器未来的研究和发展方向进行了展望.

摘要：设计并实现了一种使用90 nm CMOS工艺制造的高速电流模预加重串行发送驱动器.它的核心电路工作电压为1 V,最高工作频率为8 GHz.发送驱动器包括1个主发送驱动器,2个预发送驱动器和1个预加重发送驱动器.设计可以通过主发送驱动器调节输出信号幅度,而预发送驱动器是用来调节发送信号的压摆率,加入预加重发送驱动器为了采用预加重技术来抵消传输信道对信号的衰减,降低信号的码间串扰.测试表明,发送驱动器输出眼图高于系统设计标准.

摘要：提出一种用于磁共振成像的高性能,高集成度基于PCI总线的数字预加重梯度波形发生器,它具有独立的X,Y,Z三通道预加重梯度波形输出,其主要特点在于此设计采用了现场可编程门阵列技术实现.本文所述的预加重梯度发生器,其数字梯度预加重和数字逻辑模块全部集成在单片可编程芯片中,这样不但可以产生高性能的预加重梯度波形,而且可以简化磁共振成像仪的设计.本文详细讨论了此梯度波形发生器的设计,最后给出了此设计的测试指标和实验结果.

摘要：分析了通信系统信道信号完整性问题产生的原因,创新性的提出了在模拟成形滤波器上使用预加重设计解决信道信号完整性问题的方法;对模拟成形滤波器进行了设计,并在设计中同时考虑了幅度补偿和相位均衡,给出了滤波器的仿真和测试结果;把模拟成形滤波器用于通信系统中,对调制信号进行测试,验证了它对系统信号完整性的改善情况,并通过对通信系统性能测试验证了模拟成形滤波器通过预加重设计对系统误码率的改善情况。

摘要：利用0.35μm SiGe BICMOS工艺,设计了一种接收均衡和发送预加重电路。均衡部分采用2级级联的连续时间线性均衡器,补偿由于传输通道损耗带入的信号高频分量衰减。预加重部分采用了一种新型的开关电容式,电流注入结构进行比特位预加重,对高频信号进行预补偿,以降低由于信道衰减造成的ISI。测试结果显示该电路速率范围可达DC^6.25Gbps,均衡器最大可补偿-14dB@3.125GHz的信号衰减,驱动器输出预加重比例为6dB。

摘要：高速串行接口由于连接简单、数据吞吐量大和先天的共模干扰抑制优势，成为背板互联的首选接口。然而由于传输线、连接器以及过孔对高频信号的衰减，对于这些背板互联应用，如何保证信号的衰减被完全补偿，以及如何保证设计时留有足够的余量来补偿其他合理的额外衰减，是系统设计时需要考虑的问题。

摘要：采用SMIC 40nm CMOS工艺,设计了一种带预加重结构的低压差分(LVDS)发送器。低压差分驱动器采用双运放反馈控制电路,可稳定输出信号的摆幅。采用边沿检测电流注入的预加重电路,对输出进行高频预加重,克服了数据高速传输中高频信号的损失。该发送器的速率为6.25Gb/s,输出差分信号摆幅为300mV,预加重比例为3.5dB,功耗为7.1mW。该低压差分发送器可应用于高速IO物理层电路中。

摘要：设计了一种带预加重结构的低压差分信号(LVDS)串行发送器,改进了传统LVDS发送器的共模电平反馈控制结构。LVDS串行发送器采用双运放反馈控制电路,在避免集成大电阻的同时,能够更好地稳定差分信号的输出摆幅。采用电路预加重技术,克服了数据高速传输过程中的高频信号损失问题。基于0.25μm CMOS工艺,实现了LVDS发送器,芯片面积约为0.03mm2,可满足2.5 Gb/s的高速串行数据传输。