摘要：集成电路老化效应会导致组合电路关键路径时延增加,不满足电路时序约束条件,从而引起时序错误,使得电路功能失效.为此,提出一种基于预采样的时序错误检测与自恢复方法,并设计了一个检测与纠错结构.首先利用系统本身时钟在时钟有效沿前后构建一个预采样区间和一个检测区间;然后在预采样区间内提前捕获输入信号;最后在检测区间内进行时序错误检测,如果检测电路发出报警信号,电路将会进行自纠错.仿真结果表明,相比于其他的检测结构,该结构在检测速度上平均提高了3.6倍;同时不需要调整时序,电路就可以实现自纠错与自恢复,且不会降低电路的工作性能.

摘要：为了解决多通路Metropolis光线传输算法启动偏差的问题,使其快速从任意分布到达稳定分布,提出一种方差过滤的改进算法.首先存储预采样阶段得到的高贡献样本;其次对样本进行方差判断;最后保留贡献高且方差小的一定数量的样本作为种子样本进入正式采样.采用不同算法在不同场景下进行实验,结果表明,在直接光照和混合光照的场景下,该算法可以更快的速度产生噪声更少的结果.

摘要：针对常规粒子滤波算法使用先验密度函数来采样粒子,从而使粒子分布依赖动态模型来降低估计精度的问题,以基于观测量相似函数采样的相似采样粒子滤波为基础,提出一种改进的粒子相关性预采样相似采样粒子滤波算法.在系统测量噪声较小的情况下,利用相似采样获得更加贴近真实后验分布的粒子来提高估计精度;而相关性预采样则通过计算相邻时刻粒子的转移概率并淘汰概率较低的粒子来提高粒子利用效率,在保证估计精度的同时显著降低粒子数量需求.设计了算法的重要性密度函数并推导了权值递推公式.通过蒙特卡洛仿真分析了本文提出的算法.最后通过一个混合坐标系下的目标跟踪实例阐述了算法的应用.

摘要：介绍了一种基于FPGA的高速数字化仪的理论设计和实现方法,从硬件角度给出了设计思路和实现方法.整个系统核心器件包括:高速数模转换芯片,拥有14 b精度,150 MHz转换速率等性能;高性能FPGA;板载4片32 b SDRAM,能够增加采样深度,提高存储速率,实现大数据量的实时存储.使用Verilog语言编写底层FPGA程序.测试结果表明:可以实现可控深度的预采样;ADC有效位达14 b,输入10 MHz的正弦信号时,通道间相干系数能达到0.998 3,信号完整,能满足对高速信号的采集要求.