摘要：多核处理器电力芯片是目前多种系统的重要组成部分,设计低功耗电力芯片,能够更好地保证系统正常运行。目前设计的电力芯片低功耗系统运行速度较慢,功耗难以达到用户要求,为此该文应用高密度计算设计了一种多核处理器电力芯片低功耗系统。兼容系统多核处理器与层次化AHB总线,探索处理器电力芯片的整体结构,集中处理存储数据信息,不断调整系统算法参数,通过高密度分析引入矩阵进行数据解析,确保运行过程的安全性。在分析处理器调度性能的基础上,利用高密度处理对数据进行层次化处理,避免数据冗余造成的系统运行故障。实验结果表明,引入所设计系统后电力芯片功耗减少了60%,加速比达到3.992,可以有效提高电力芯片运行性能。

摘要：文章介绍了一种任务驱动的、系统级的、面向高密度计算的同构片上多核系统(multi-processors system on chip for high-density computing,HDCMPSoC)模拟器的设计与实现方案。该模拟器以C++实现,使用类型对硬件模块封装,并具有超大规模的、可动态配置的系统结构,可用于评估各种算法在不同结构的HDCMPSoC上的性能表现。实验结果表明,文章所设计的模拟器可以十分准确地模拟HDCMPSoC的工作行为,并给出计算结果、周期消耗等分析结果。该模拟器可以支持对网络规模不超过64×128的2D-mesh和多达2k个运算单元(process unit,PU)的仿真,且对相同计算任务的仿真时间只有使用ModelSim仿真的约1/600。

摘要：用加速器因其专业性过强往往缺乏一定的灵活性,在处理不同类型的应用时不可避免的导致能效比的下降.本文设计了一款自适应可重构浮点加速器,它可以根据计算任务需求和可重构计算资源使用情况,在运行时将计算任务映射到可重构计算资源,具有自适应可重构的能力.该浮点加速器整体采用"RISC-V+可重构浮点运算单元"的架构,可重构浮点运算单元由一系列粗粒度浮点运算器构成,负责具体的浮点计算.该设计在Xilinx Ultrascale XCVU440FPGA芯片上进行了原型验证,结果表明,该浮点加速器具有较广的应用面,运算效率高,算法适应性强.