摘要：讨论了系统性能模型左体系结构设计中的作用，研究了高性能微处理器的性能仿真模型设计技术。系统是以超标量流水线技术为基础，基于ｉ９６０ＫＡ的指令集，采用高层次硬件描述语言实现．

摘要：本文分析了传统的指令预取技术,并结合显性指令并行计算(EPIC)体系结构,研究了基于编译器与处理器通信的新的指令预取技术,提出了一种支持多种预取技术的L1指令Cache设计方案。

摘要：随着高性能微处理器进入多核多线时代,集成电路的生产工艺也在不断发生变化与革新。以高性能微处理器的门控电源设计为研究对象,分析了门控电源的功耗要点和结构设计要点,以期为解决处理器的功耗问题提供一定的参考。

摘要：东芝公司（Toshiba）日前宣布开发出一款高端处理器核心MeP—h1，这是世界上首款时钟频率达到1GHz的可配置微型处理器．MeP—h1是基于东芝的”媒体嵌入处理器（MeP）”专门为数码用户和其他高端芯片嵌入系统而开发的．这款处理器为设计人员在设计过程中提供了方便，可以根据需要来改变处理器的配置、添加定制指令等．

摘要：逻辑综合与物理设计在高性能微处理器设计方法学中扮演着非常重要的角色。设计的时序要求随着技术的进步不断提高,物理综合技术作为逻辑与布局优化的重要方法,在性能、功耗和面积的优化中有着广泛的应用。本文介绍了一种高性能微处理器中所使用的物理综合方法学,该方法能加快时序收敛并缩短设计周期。

摘要：高精度的浮点乘加融合(FMA)部件一直是高性能微处理器设计追求的目标。提出了一种128位精度全流水FMA体系结构,采用10级平衡流水线,重点对超宽位的乘法器、加法器、前导零预测和规格化进行了流水优化。设计综合的结果表明,基于SMIC0.13μm工艺,该结构频率可以达到465MHz,比现有128位FMA性能提高了130%;在TSMC65nm工艺下,该结构的频率可达到1.075GHz,基本满足高性能计算的要求。

摘要：针对高性能微处理器封装中DDR3的信号完整性和电源完整性问题,提出了仿真驱动的封装设计方法:在设计之初通过前仿真制定准确的设计规则和目标,在设计过程中通过仿真指导设计优化,在设计完成后用后仿真验证设计结果。应用该方法设计了FT1500芯片封装,实测结果表明,该芯片的DDR3接口可以稳定工作在1 400Mbps。

摘要：高速数字系统的主题在不断提高，超大规模集成电路也在不断朝着集成度更高，芯片面积更小的方向发展，整机系统级工作频率及其互连速度就越来越成为高速数字系统实现设计期望的瓶颈。近年来，现代高性能微处理器的速度接近1GHz，芯片间传输速率也达到几百兆赫，并且还会再提高。与之相适应，出现了工作速度超过500MHz的SRAM，能直接与高速微处理器相连接工作，所以需要开发更高速度的信号传输方式，以及研究更高速度的低电平、低摆幅的接口电路技术。同时，超过100MHz以上的PCB板上的互连线(印制线)的电特性也随频率的变化而剧烈变化，因此必须关心高速数字信号板的信号完整性问题、关心噪声、反射、衰减、地线的抖动、接插件阻抗的变化和敏感信号线上其他形式的信号品质的下降等高速传输和互连设计实现问题。

摘要：0108795CPU 桥 ASIC 设计中 CPU 模拟器的设计[刊]/邓让钰//计算机工程与应用.—2001,37(1).—99～100(L)功能模拟是设计高性能微处理器接口 ASIC 芯片的重要环节,目的是消除 ASIC 的功能性设计错误。为了更好地对 ASIC 芯片进行模拟,需要灵活、方便、能够体现微处理器行为的 CPU 模型,文章介绍了对一个 CPU 行为模拟器的开发。

摘要：XScale是一款具有业界领先高性能特性的ARM兼容嵌入式微处理器构架,被应用处理能力要求很高的嵌入式应用领域,如PDA、高带宽网络交换等。XScale引入了一系列高性能微处理器的设计技术,XScale体系结构的复杂性给编译优化带来了挑战。本文分析了RISC、ARM和XScale体系结构的特点以及这些特点给编译优化带来的困难,并介绍了提高XScale应用程序性能的优化函数库、编译优化和程序并行化等技术及其功效。