摘要：FPGA和ASIC是高清视频编码器较合适的实现平台,视频编码芯片架构设计面临着较多挑战,包括吞吐量巨大、外存带宽极高、硬件资源消耗大、数据依赖阻塞正常流水、多目标性能较难均衡等。高清视频编码芯片架构设计需和算法优化相结合,以实现多个目标参数之间均衡,如何评价硬件架构的多目标性能,是首先要解决的问题。在分析芯片架构设计面临挑战、典型关注的多目标性能基础上,提出多目标性能参数的度量方法,对多个目标参数进行合理映射和归一化处理,并首次提出多目标性能评价模型。基于此模型,对主流的高清H.264/AVC编码芯片架构的多目标性能进行了评价和比较。该研究对于优化H.264/AVC及新一代HEVC编码芯片架构有着重要的参考价值。

摘要：设计并实现了NVIDIA嵌入式平台Jetson TX1上的HEVC实时编码和传输系统。利用NVIDIA公司提供的M ultimedia API进行开发,从CSI摄像头ov5693采集帧率为30的YUV420格式的视频数据,然后将数据送到Tegra X1硬件HEVC编码器进行编码,对HEVC编码器的输出码流进行RTP封装后通过UDP广播发送,在PC端和Jetson TX1上利用Gstreamer多媒体框架开发接收及解码程序。最后,用相同的YUV420视频数据在PC端(Intel酷睿i53230M)采用x265软件进行编码。测试结果表明,系统能够实现帧率为30的超高清4K视频实时编码和传输,并且在相同的压缩比条件下,Tegra X1上的HEVC硬件编码器编码速率比PC端x265编码器大2个数量级、PSNR比PC端x265编码器高4dB。可用于视频监控、辅助驾驶和智能交通等领域。