摘要：新一代测控系统采用了高速串行数据传输的全数字架构,数据传输缓存性能对测控系统的功能和指标产生很大影响。针对上述问题,在介绍测控系统数据传输架构的基础上,提出了一种适用于该系统的各级数据传输缓存方法,对数据缓存机理、缓存大小及缓存读取机制进行了详细的分析和设计,并对该方法达到的效果进行了试验测试。测试结果表明,提出的方法在尽量小的缓存资源代价下,较好地实现了高速串行数据的低抖动、稳定传输,保证了测距精度及其他系统指标的性能,达到了预期的目的。

摘要：采用FPGA作为高速串行光纤图像传输系统的核心,利用Rocket IO串行传输技术,根据自定义的光纤图像传输协议,搭建了检测平台;在EDK开发工具下,通过对FPGA进行SOPC设计,实现检测平台的软件设计,并实时输出检测结果。阐述了检测平台的系统总体设计思想,对检测平台的硬件设计、软件设计、SOPC设计、高速串行光纤图像传输技术进行了详细说明,并对自定义的光纤图像传输协议、检测实验等进行介绍。经过实验测试结果表明,检测平台工作在3.125Gb/s的串行传输速率上,平台运行稳定、可靠;利用该检测平台,实现了图像经过板件间高速串行传输的检测、经过系统级间串行传输的检测,以及经过多个串行传输系统后的检测,达到了检测的目的。

摘要：为了解决在基于PCI Express的高速串行电路中潜在的信号完整性问题,获得电路设计过程所需要的依据,对电路设计进行了预先验证。通过对高速电路相关理论的研究,结合工程实际,提出一套对基于PCI Express的高速串行电路仿真的方法。该方法可以对电路仿真过程中所存在的信号完整性问题进行分析,从而找出导致问题出现的具体原因,并得到具体的解决措施。该方法当前已经投入应用,在应用过程中取得了良好的效果。

摘要：为了应对大数据量实时处理,解决处理器间通信带宽瓶颈.采用自主设计的混合多FPGA平台搭建了面向新型RISC-V处理器互连的高速串行传输系统,通过对互连接口的改进,实现了单通道4倍传输速率的提升.实验表明,该系统总吞吐率可达300 Gbps,单通道速率最高可达25 Gbps,支持的互连链路大于40路,传输误码率低于1E-11,能够满足高带宽、高可靠性传输需求,同时极大地减少了IO管脚数量.最后,基于该系统,在相同速率下对比和评估了3种高速串行协议的实现情况,为传输效率提升和系统优化提供帮助.

摘要：本文主要介绍高速串行HOTLink发送接收芯片CY7B923/933的构成及工作原理,并给出了针对光纤传输、同轴电缆传输、屏蔽双绞线传输的应用设计。

摘要：本文主要介绍高速串行HOTLink发送接收芯片CY7B923/933的构成及工作原理,并给出了针对光纤传输、同轴电缆传输、屏蔽双绞线传输的应用设计。

摘要：提出一种可在星载设备上进行高速串行通信的收发器IP核方案。包括整体结构的设计,关键技术的原理及实现,IP核的测试及仿真。该IP核可以在FPGA设计中直接调用,实现对上级数据的8B10B编解码,时钟数据恢复和字节对齐等功能。仿真测试表明,该IP设计在spartan6 xc4slx-45t型FPGA能够实现300Mbps的数据吞吐率,非常适用于星载设备间的高速串行通信,提高卫星可靠性,降低发射成本,具有较高应用价值。

摘要：LVDS是一种低振幅差分信号技术,也是一种信号传输模式。如果要解决系统内或系统间的数据传输,LVDS接口技术是一种有效的解决方案,它具有高性能数据传输能力。随着社会经济和科学技术的快速发展,每天都会产生大量的数据,从而人们对于数据的传输速度就有了更高的要求,对于数据传输系统稳定性和距离也提出了更高的要求,而一种基于低振幅差分信号技术(LVDS)的长距离高速串行数据传输系统正好能够满足人们的需求。LVDS技术具有较快的传输速度,有较强的抗干扰性以及光纤通信容量大、能够实现远距离传输的特点,利用LVDS技术能够有效解决数据传输系统遇到的问题。

摘要：通过物理隔离实现数据、控制信号的零反馈单向传输,并研究了串行数据在高速单向传输过程中发生的误码、丢包问题,提出有效的差错控制方法增强传输的可靠性.发送端构造人机界面实现传输控制;信道采用低摆幅差分方式进行信号传输,降低误比特率;接收前端采用嵌入式芯片构造下位机控制双SRAM动态交替实现数据高速缓存,上位机通过USB总线读取数据包,并设计读写双线程分开方式,降低数据包的覆盖丢失问题,实现数据包完备接收.理论分析及实验结果表明,提出的方案有效降低了误码率和丢包率,实际应用中,文件传输成功率超过99.999%,使用提出方案设计的数据单向导入系统实现了数据高速、串行传输.

摘要：针对单通道串行Flash在线升级控制器读写速度慢、上电加载时间长的问题,提出了一种新的基于FPGA的高速串行在线升级控制器设计。结合FPGA的串行外设口(SPI)x4配置方式和快速启动配置方法,详细设计出控制器的核心组成模块,具体介绍了升级比特流制作、单通道转四通道的指令流程、四通道下擦写读控制方法,以及配置时钟与双向I/O口的接口转换。在Xilinx 7系列FPGA开发板上验证了在线升级控制器的数据传输,40 MHz工作频率下,在线升级时间缩短约3/4,上电加载时间缩短约2/3。