摘要：介绍了IEEE 1394高速串行总线的历史、现状及发展趋势，并通过对其物理层、链路层及传输层的结构的剖析，结合TI公司的低功耗IEEE 1394解决方案对其应用作了进一步的探讨。

摘要：介绍了一种基于高速串行总线的机载火控雷达可重构信号处理机的设计与实现,以及高速串行总线的技术优势,分析了机载火控雷达可重构并行信号处理机系统互连的需求,讨论了处理机的系统架构、串行总线协议、串行总线端点和链路管理器的设计实现和总线错误监测及处理方法。该处理机不仅有效解决了数据传输的瓶颈问题,而且实现了数据传输拓扑结构的可重构,提高了信号处理系统的灵活性和可靠性。

摘要：嵌入式计算机中高性能处理器的普遍使用,使得处理器间数据通信向大吞吐量趋势迅猛发展。RapidIO通信接口以其高传输速率、低传输延时的特性被广泛地应用于新一代嵌入式计算机的设计中。新一代航空嵌入式计算在追求高性能处理能力的同时,稳定可靠的低速航空总线,如ARINC429总线、1553B总线,依然大量使用。而数据传输过程中,高速串行总线与传统航空总线之间数据匹配问题是设计过程中必须考虑的问题。提出了一种使用FPGA实现高速串行总线与传统航空总线数据传输匹配的方法,与传统使用处理器实现传输数据匹配法相比,该方法具有低转换延时、高可靠性等特点。

摘要：随着新一代嵌入式系统对数据传输能力要求的提高,高速串行总线有着越来越广泛的应用,RapidIO和PCI Express(亦称PCIe)是常见的选择。通过对这两种协议在整体工作机制及其特点、分层模型、拓扑结构、服务质量等方面的分析比较,为嵌入式系统设计中高速串行总线的选择提供参考。

摘要：现代计算机设备为满足更加多样化的使用场景,存在如下设计方式:同一组高速串行总线,对于从设备(DEVICE)而言,需要兼容两种主设备(HOST);对于主设备而言,兼容两种从设备。体现在高速串行总线的设计上即为信号的连接拓扑从点到点变为一点对多点或者多点对一点。后面这种兼容设计,由于引入了额外的印制板走线、焊盘、过孔等结构,极易带来信号完整性问题。依托信号完整性理论,通过合适的兼容设计,可保证高速信号在此类场景下的稳定工作。

摘要：伴随着高速串行总线频率的提高和带宽的增大,随之产生的信号完整性问题也越来越严重。本文通过对信号中继器在高速串行总线设计中的应用的研究,提供了一些高速数字系统信号完整性相关问题的见解,并说明其原因,影响和解决方案。

摘要：遥感卫星图像数据量的高速增长,以及遥感卫星搭载的相机不同工作模式下产生的数据差异化处理的需求,为星间数据处理带来了巨大挑战。针对星载Gbit·s-1级高速数据收发及文件缓存等星间数据处理面临的问题,以百兆每秒级星载高速接收缓存系统为切入点,以遥感卫星数据处理的发展为依据,在分析SerDes传输原理的基础上,采用模型仿真和工程验证的方法,制定了高速串行数据链路层传输协议SSLLP(Satellite Serial Link Layer Protocol)和类文件化高速缓存的策略。在硬件设计和软件开发的基础上,最终完成了具备处理入口速率3.2 Gbit·s^(-1)并能以类文件化的方式缓存64个数据文件的星载数据处理单元的工程实现。测试结果表明,基于SSLLP的高速串行数据接收正确,缓存策略有效,系统高效可靠。该设计已在某型号任务中取得在轨验证,为星载高速串行数据处理系统提供了参考。

摘要：国内外早期,探测器装置的数据传输系统普遍采用并行总线架构,如VME、PXI总线等。随着核物理实验的发展,数据的传输速度不断提高,并行总线难以提速的弊端逐渐显现,总线速度不够导致数据无法通过背板传输。本工作采用基于MicroTCA(Micro Telecom Computing Architecture)架构设计一种新型先进的数据传输AMC(Advanced Mezzanine Card)信号处理卡。该AMC信号处理卡的背板总线使用在速度提升方面有着巨大优势的高速PCIe串行总线。通过测试验证,整个传输链路传输功能正确,链路传输的光纤误码率低于7.62×10^(−15),传输速度也接近理论的极值,达到了430 MB/s。最后,该AMC信号处理卡与前端电子学进行了联测,验证了系统的正确性。

摘要：针对民营商业运载火箭“双曲线一号”高可靠、低成本、快响应的要求,设计了一种自定义高速串行总线架构的高集成度箭载综合电子系统.描述了综合电子系统的任务需求、各功能模块原理组成、叠板结构设计、实时操作系统以及飞控软件等关键技术.重点阐述了基于Zynq处理器的主控模块最小系统及通讯接口设计、自定义高速串行总线架构设计.随着双曲线一号首飞试验的成功,作为控制中枢的综合电子系统工作正常,满足民营商业运载火箭强实时性、高可靠性以及高精度控制等要求.