摘要：介绍一种在FPGA中进行实时误码率统计的技术,就其基本工作原理和设计实现进行详实的描述,并给出其在高速数传接收机中的应用实例。实验结果表明,该统计技术能够得到正确的误码率统计结果。

摘要：针对高速数传技术的快速发展和广泛应用,提出了一种DSP实现CPCI总线的高速数传通用接收机实现方案。该设计兼容模数混合和全数字硬件输入接口,采用ADC采样率在线设置和程序动态加载技术,可实时完成对不同码速率和不同调制编码方式数据源的解调译码。对450Mbit/s和600Mbit/s两种高速数传性能进行了测试,结果表明其接收机解调损失分别小于1 dB和1.5 dB,满足工程应用需求。

摘要：在高速数传接收机中,通常采用并行解调结构,解调后的数据以多路并行的方式送给译码单元,因此对应的译码也需采用相应的结构。本文设计了一种并行的维特比译码架构,降低现场可编程阵列(FPGA)器件的处理速率,以适应高速接收机的应用。

摘要：提出一种基于FPGA的600Mb/s高速数传接收机全数字实现方案,对采用Costas环的载波恢复算法和采用并行数据转换跟踪环的码同步算法作了介绍。测试结果表明,该接收机在码速率小于350Mb/s时,解调损失小于1.5dB;在码速率为600Mb/s时,解调损失小于3dB。

摘要：受卫星信道热噪声、多普勒、畸变影响,传统八进制相位键控(8PSK)接收机性能不佳,速率不高,较少应用于航天测控通信系统。针对这一问题,设计并实现了一种基于FPGA的航天测控系统宽带8PSK解调高速数传接收机,采用Gardner算法实现时钟恢复,利用基于最大似然估计的鉴相算法完成载波同步,并用分数间隔的并行恒模均衡算法提高接收性能。该技术已应用于某接收系统并实现了600Mb/s 8PSK信号解调,误码率在1×10-3～1×10-8之间时,解调损失与理论值不超过2dB。宽带8PSK解调高速数传接收机可为我国二代中继系统提供支持。

摘要：随着卫星通信技术的发展,宽带频谱越来越少,提高频谱利用率就愈来愈重要,可变编码调制技术(VCM)就是一种解决方案。根据DVB-S2标准中对调制信号的格式的定义,当调制方式在QPSK、8PSK、16APSK、32APSK中切换时,帧头和导频仍然采用π/2BPSK进行调制,基于此提出了对导频和帧头部分进行高码率可变编码的载波同步和均衡处理,实现结果表明,能正常对不同调制方式进行解调,同时保证在不同调制方式进行切换时仍能稳定完成解调,测试结果表明解调性能偏离理论值小于3 dB,由于只采用了一种载波同步方法和均衡方法,实现方法简单,节省了FPGA资源。

摘要：随着卫星通信技术的发展,高速数传技术应用也越来越广泛。在高速数传接收机数字下变频的设计中,并行梳状滤波器(CIC滤波器)对信号的抽取与滤波起到重要的作用。信号通过CIC滤波器后仍需要接入低通滤波器才能达到预期的效果。而并行高速滤波器需要较多的FPGA资源。主要对改进后的CIC滤波器进行仿真验证,然后进行FPGA实现,结果表明修改后的CIC滤波器在保证降速速率不变情况下,不增加低通滤波器,满足后续数字信号处理要求,节省了FPGA实现资源。