摘要：为了实现新一代存储技术—体全息存储技术在千兆网中的具体运用,本文介绍了一个体全息存储高速数据通道的硬件与软件的体系结构,阐述了在嵌入式操作系统VxWorks上的编写PCI设备驱动程序的原理和方法,并给出了我们在Intel IxP1200评估系统上关于体全息存储高速数据通道的设计与实现。

摘要：为了提高CTP机的打印速度和精度,设计了基于USB2.0和FPGA的高速数据通道。该数据通道由Lattice公司xp6FPGA控制,以USB芯片CY7C68013A为通信管道,64兆SDRAM为通道数据缓存,避免了数据流瓶颈现象,系统工作可靠性得到提高。该数据通道在2540DPI精度下能满足系统大数据量高速传输需求,实现了CTP高速高精度打印。

摘要：本文提出一种新的基于VLIW处理器的层次化数据通道的VLSI结构 ,通过独特的微码结构 ,十分方便地得到了具有可配置特征的高速数据通道的控制模型 ,模型能有效地改善系统扩展所需要的灵活性 ,适合构建高性能的媒体处理器阵列 .运用VHDL语言实现的硬件设计通过了系统仿真 .10 0MHz时钟频率下的最大数据吞吐率可达1 2 8Gbit/s .

摘要：介绍了一种跨时钟域传递数据的双时钟FIFO模型,并给出了该模型使用状态信号rdusedw和wrusedw产生空、满状态标志信号的控制方法。利用双时钟FIFO设计了多通道高速传输接口电路,在QuartusII9.0软件开发平台上进行电路时序仿真。结果表明FIFO调度模块能够控制4对双时钟FIFO的数据流切换和分流,实现基于FPGA的主接收板与从发送板之间的高速数据通信。高速传输系统接口电路设计灵活,具有很好实用价值。