摘要：设计了2通道和4通道高速adc交叉采样控制器,可以把采样速率分别提高到2倍和4倍。对高速adc,使用CPU无法满足速度要求,所以使用FPGA实现控制。控制器使用了FPGA片内锁相环产生具有等相位差的采样时钟、输出时钟和控制信号,对输入的adc交叉采样数据进行交叉处理,然后输出合成的高速采样数据。仿真结果表明,这种交叉采样的控制算法是可以实现的。

摘要：针对高速adc的精准评价与降低硬件测试平台对adc的性能损伤需求,通过对高速adc测试平台硬件损伤的定性分析,对板级阻抗、输入衰减网络、通道间隔离度及数字输出对指标影响做理论推导。根据定性分析和理论指导,对高速adc的硬件做增强型设计。以双通道1.5 GSPS,10位adc实施增强设计及系统级验证,测试结果表明:输入链路阻抗、衰减网络的优化可获得0.6 dB链路增益;输入链路与时钟链路间隔离度优化获得>3 dB底噪收益;链路中串接功率补偿模块可明显抑制杂散。这为高速adc性能的可靠评估提供了有效参考。

摘要：针对E2V公司的高速adc芯片EV10AQ190,提出了一种高速adc接口电路设计方案。首先简要介绍了高速adc芯片EV10AQ190技术特点,然后重点叙述了影响高速adc接口电路性能的两大关键技术:FPGA片同步技术和多路adc校正技术,最后给出了硬件调试及实验结果。实验结果表明,该高速adc接口电路采样率可稳定工作在4GHz以上。这种方案已成功应用到某宽带雷达回波模拟系统的设计中。

摘要：时间交替模数转换器(time-interleaved analog-to-digital converter, TIadc)是一种有效地提高模数转换器采样频率的方法,但是通道间的采样时间相对误差严重影响了系统性能。基于光学时钟技术的高速adc技术主要是利用光脉冲信号的高重频、窄脉宽和低时间抖动特性。提出了一种基于光学时钟技术的TIadc系统的设计方案,利用不同的光纤长度产生精准时间间隔的采样信号,并通过搭建一个四通道TIadc来验证方案的可行性。实验结果表明,该光时钟分配系统可以提供小于16 ps的四通道时钟信号,能够很好地实现四通道高速adc系统。

摘要：本文主要是从实际应用的角度分析高速adc电路的设计方法。以一款非常经典的adc电路设计入手展开分析,从分模拟输入,时钟和供电三部分的设计分别加以分析。通过对高速adc电路设计的分析使其在能够更好的应用于电路设计中。

摘要：在当今信息时代,高速模数转换器(Analog-to-Digital Converter,adc)在数字信号处理系统中扮演着至关重要的角色,其性能直接关系到系统的整体性能和功耗。文章研究了高速adc电路的低功耗设计和优化问题,提出了一种在电路中通过降低静态功耗和动态功耗来实现低功耗目标的设计方法。该方法具体包括电源管理的优化、低功耗器件的采用和时钟分布的优化等技术手段。这种方法有效降低了电力消耗,同时提高了adc性能,具有一定的实用意义。

摘要：基于adc的工作原理,结合工程设计经验,从实际应用的角度分析了高速adc电路的设计方法。具体内容包含模拟输入考虑、输入时钟考虑、基准电压源设计以及参考平面设计等。通过对高速adc电路的分析使其能够更好地应用于电路设计中。

摘要：LMH6555差分放大器经过精心设计，专门用来驱动每秒千兆样（GSPS）模数转换器（adc）的100W差分输入，效果可高至0．8VP-P，并对端接线有50Ω输入阻抗以达至最高的回波损耗。这款放大器可以被用作一个单端输入到差分输出，又或可直接作为一个差分输入／输出驱动器。然而，最普遍的是使用在直流，耦合（或宽频）的应用中，

摘要：提出了一种基于光学时域展宽技术的高速adc的设计方案,利用光学的方法将快变信号在时域上进行有效的时间拉伸,从而降低了系统对后端电子adc的技术要求,实现了对快变信号的超快测量。利用推挽式电光调制器的对称性来消除信号电光调制时的二次失真,再利用包络去除方法来减小信号幅值的失真度,从而实现被测信号的准确恢复和重建。通过理论推导该方案的实现原理,并进行了相应的实验验证。实验结果表明,该系统可以达到11倍的展宽倍数,能够很好地实现对快变信号的降速处理。

摘要：正确设计的开关稳压器可以改善小功率高速adc的功率效率，而不会明显牺牲其性能。对于挑选高速数据转换器的设计者而言，功耗是最重要的系统设计参数。无论是需要较长电池寿命的便携设计，还是消耗热能较少的小型产品，功耗都很关键。